JPS5947741A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5947741A JPS5947741A JP15815082A JP15815082A JPS5947741A JP S5947741 A JPS5947741 A JP S5947741A JP 15815082 A JP15815082 A JP 15815082A JP 15815082 A JP15815082 A JP 15815082A JP S5947741 A JPS5947741 A JP S5947741A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- wiring
- semiconductor device
- manufacture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明り机する技術分野〕
この発明は、高信頼性のＡＡ配）瀕ン有する半導体装置
の製造方法に関する。
の製造方法に関する。
半導体装置（二おいて高集積化は技術上の最大のａｒｍ
であり、これ故に素子の微細化を目的とする＊細加工技
術がＭＩ呆積化実現の為の王な技術方向である。Ａｌ配
ｒｆｓ≦二おいても配線の微細化・多層化が現在の技術
課題である。配線を微細化した一介には、配線中を流れ
る電流密度が増加する為、エレクトロマイグレーション
（二よる１ｌｆｒ線の為に信頼性が低下する。又、多層
配線においては、層間絶縁膜の堆積時や配線接続をとる
為の熱アニール時（二、Ａｇ配線表面（＝突起（ヒロッ
ク）が生じて、配線Ｉ層間のショート、層間絶縁膜のク
ラック等を引き起こす為（ニイｇ頼件の低下を起こす。
であり、これ故に素子の微細化を目的とする＊細加工技
術がＭＩ呆積化実現の為の王な技術方向である。Ａｌ配
ｒｆｓ≦二おいても配線の微細化・多層化が現在の技術
課題である。配線を微細化した一介には、配線中を流れ
る電流密度が増加する為、エレクトロマイグレーション
（二よる１ｌｆｒ線の為に信頼性が低下する。又、多層
配線においては、層間絶縁膜の堆積時や配線接続をとる
為の熱アニール時（二、Ａｇ配線表面（＝突起（ヒロッ
ク）が生じて、配線Ｉ層間のショート、層間絶縁膜のク
ラック等を引き起こす為（ニイｇ頼件の低下を起こす。
上述したＡｅ配線の問題点（二対して、多くの対策が考
えられている。例えばエレクトロマイグレー；ジョンを
抑制する方法としてＡｌ中にＣｕなどアＡｌと合金化す
る金姻を添／Ｉｌｌする方法がある。ヒロック（二対し
ては、Ａｇ配線表面を低温で形成した酸化物などで＋ｉ
ｋって抑制御−る方法、Ａｌ膜形成時（二酸素を混入さ
せて抑えるものなど数多くの方法がある。
えられている。例えばエレクトロマイグレー；ジョンを
抑制する方法としてＡｌ中にＣｕなどアＡｌと合金化す
る金姻を添／Ｉｌｌする方法がある。ヒロック（二対し
ては、Ａｇ配線表面を低温で形成した酸化物などで＋ｉ
ｋって抑制御−る方法、Ａｌ膜形成時（二酸素を混入さ
せて抑えるものなど数多くの方法がある。
ヒロック、エレクトロマイグレーションなどの欠陥の生
じる原因は、Ａ７膜がランダムな方位を持ち、多くの欠
陥を含んでいる多結晶体であること、融点が６６０”Ｏ
＋′ｉｍｌと低い為に再結晶化の温度が低いこと（二山
来している。
じる原因は、Ａ７膜がランダムな方位を持ち、多くの欠
陥を含んでいる多結晶体であること、融点が６６０”Ｏ
＋′ｉｍｌと低い為に再結晶化の温度が低いこと（二山
来している。
従来技術のほとんどは、これらＡ！膜自身の構造を特（
−変えること無しに、ヒロック、エレクトロマイグレー
ションを抑制するものであった。したがって、超ＬＳＩ
ｔ二１吏われるサフ゛ミクロン１改イ州Ａｌ配線に対し
て、従来の方法では、ヒロック、エレクトロマイグレー
ション対策としての有効性が疑しい。
−変えること無しに、ヒロック、エレクトロマイグレー
ションを抑制するものであった。したがって、超ＬＳＩ
ｔ二１吏われるサフ゛ミクロン１改イ州Ａｌ配線に対し
て、従来の方法では、ヒロック、エレクトロマイグレー
ション対策としての有効性が疑しい。
Ａｌｌ！自身の構造を変える方法として、本元明者はｋ
ｌ蒸着源に対して基板を斜めにすること（二よシヒロッ
ク、エレクトロマイグレーション（二強いＡｌｌ勝報実
現できることを見見した。この様な尚い信頼性を有する
Ａｌ配装Ｍが実現できるのは、Ａｌ膜の（１１１）面７
５→↓板（ニヌ；↑して平行に、強く配回している為で
あった。
ｌ蒸着源に対して基板を斜めにすること（二よシヒロッ
ク、エレクトロマイグレーション（二強いＡｌｌ勝報実
現できることを見見した。この様な尚い信頼性を有する
Ａｌ配装Ｍが実現できるのは、Ａｌ膜の（１１１）面７
５→↓板（ニヌ；↑して平行に、強く配回している為で
あった。
第１図にその様なＡｌ膜の形成方法を示Ｊ−０Ａｌ蒸Ｍ
源１１上に、基板１２を斜め（二設置する。基板１２と
Ａｌ蒸着源］１との斜め角αは３０″〜６０°程度で（
１１１）配向性の強いＡ７膜が形成できる。
源１１上に、基板１２を斜め（二設置する。基板１２と
Ａｌ蒸着源］１との斜め角αは３０″〜６０°程度で（
１１１）配向性の強いＡ７膜が形成できる。
しかしながらこの方法では、基板が斜めになっている為
に、ｔａ厚の不均一、基板上の凹凸部に対して、Ａｌ膜
が均一な膜厚で形成できない等の問題がある。このため
、基板上でＡｌ膜厚が均一（二形成でき、且つ、（１１
１）配向性を有するＡ／ｌ！鵠の形成方法の実現が望ま
れる。
に、ｔａ厚の不均一、基板上の凹凸部に対して、Ａｌ膜
が均一な膜厚で形成できない等の問題がある。このため
、基板上でＡｌ膜厚が均一（二形成でき、且つ、（１１
１）配向性を有するＡ／ｌ！鵠の形成方法の実現が望ま
れる。
本発明の目的は、高い配線信頼性な有する半導体装置を
製造する（二際し、Ａｌ膜形成時に、基板を蒸Ｍ源に対
して傾けること（二より、Ａｌ膜の信頼性向上をはかり
得る半導体装置の製造方法を提供すること（二ある。
製造する（二際し、Ａｌ膜形成時に、基板を蒸Ｍ源に対
して傾けること（二より、Ａｌ膜の信頼性向上をはかり
得る半導体装置の製造方法を提供すること（二ある。
本発明の骨子は、基板に対して斜め方向からＡｌ膜を蒸
着形成する（二あたｐ、基板を回顧させなからＡｌ膜を
形成するとと（二お番。
着形成する（二あたｐ、基板を回顧させなからＡｌ膜を
形成するとと（二お番。
すなわち本発明は、基板を回転させるとと（二よって基
板面でのＡｌ膜不均−をなくし、基板内の凹凸部（二対
しても均一なＡｌ膜の形成を可能とし、且つ、（１１１
）配向性を持ったＡｌ膜を形成して、もって高い信頼性
を有するＡノ配蔵の実現方法である。
板面でのＡｌ膜不均−をなくし、基板内の凹凸部（二対
しても均一なＡｌ膜の形成を可能とし、且つ、（１１１
）配向性を持ったＡｌ膜を形成して、もって高い信頼性
を有するＡノ配蔵の実現方法である。
本発明（−よれば、（１１１）配向性を持ったＡｌ膜が
基板面内で均一に形成することができるので、とロック
・エレクトロマイグレーションなどの欠陥を生じない旨
い信頼性のＡｅ配かノを実現できる為、超ＬＳｆＺよと
の１’２６４ｆ！配線や多層配線（二おいて極めて有用
性が高い。
基板面内で均一に形成することができるので、とロック
・エレクトロマイグレーションなどの欠陥を生じない旨
い信頼性のＡｅ配かノを実現できる為、超ＬＳｆＺよと
の１’２６４ｆ！配線や多層配線（二おいて極めて有用
性が高い。
？４２１′Ａｌ を二木元明の一実施例を示づ−。基板
２２はＡｅ蒸、ｇ （原２１ ＋二対し′Ｃ１α （図
中（−示した）の角肛を持って設〔ばされる。又、基板
はその中心軸ハて回転可能でめる。Ａｅ、膜形成時に基
板２２を回転することにより、基板２２面内ではＡｌＪ
ｊ嗅は均一（二形成され、しかも、基板２２（二対して
常にαの傾きを持ってＡｌが入射している為に（１１１
）配向性の強い膜が形成できる。αは３０°〜６０°の
範囲であれば充分に（ｉｉｉ）配向性の強いＡｅ膜が形
成できる。
２２はＡｅ蒸、ｇ （原２１ ＋二対し′Ｃ１α （図
中（−示した）の角肛を持って設〔ばされる。又、基板
はその中心軸ハて回転可能でめる。Ａｅ、膜形成時に基
板２２を回転することにより、基板２２面内ではＡｌＪ
ｊ嗅は均一（二形成され、しかも、基板２２（二対して
常にαの傾きを持ってＡｌが入射している為に（１１１
）配向性の強い膜が形成できる。αは３０°〜６０°の
範囲であれば充分に（ｉｉｉ）配向性の強いＡｅ膜が形
成できる。
かくして不実施例（二よれば、基板２２を傾けたまま回
転してＡ６膜を形成するので、ヒロック・エレクトロマ
イグレーションの欠陥の生じないＡＩ配線を実現できる
。
転してＡ６膜を形成するので、ヒロック・エレクトロマ
イグレーションの欠陥の生じないＡＩ配線を実現できる
。
尚、本発明は上述した実施例（二限定されるものではな
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。例えば、魚倉方法としては、真空蒸着
でも、ス・（ツタ法でもよい：又、膜形成時（一基板加
熱を併用してもよい。さら（−１蒸着源として純Ａｌｉ
二限らずＳｌ ＊ Ｃｕなどが添加されたｈｌを使って
もよい。
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。例えば、魚倉方法としては、真空蒸着
でも、ス・（ツタ法でもよい：又、膜形成時（一基板加
熱を併用してもよい。さら（−１蒸着源として純Ａｌｉ
二限らずＳｌ ＊ Ｃｕなどが添加されたｈｌを使って
もよい。
第１図は改良された屓蒸着方法を示す説明図、第２図は
本発明（二よるＡｌ、＠着方法を示す説明図である。 ２１・・・ＡＡ蒸着源 ２２・・・半導体基板
乙・・・回転軸 （７３１７） 代理人 弁理士 則 近 憲 佑（ほ
か１名）第 １ 図 第２図 ロ７二乙トｚｌ １９１−
本発明（二よるＡｌ、＠着方法を示す説明図である。 ２１・・・ＡＡ蒸着源 ２２・・・半導体基板
乙・・・回転軸 （７３１７） 代理人 弁理士 則 近 憲 佑（ほ
か１名）第 １ 図 第２図 ロ７二乙トｚｌ １９１−
Claims (1)
- 素子形成工程が施された半導体基板上（二微細配線層を
有する半導体装置を製造する方法においで、ＡＡ配線ノ
ーを形成する際（＝、Ａ７蒸着源（一対し１半導体基板
を傾け、且つ前記半導体基根な回ｌｋちせながら （１
１１）配回性のＡＪ？膜を形成することン特徴とする半
導体装置Ｖ製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15815082A JPS5947741A (ja) | 1982-09-13 | 1982-09-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15815082A JPS5947741A (ja) | 1982-09-13 | 1982-09-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5947741A true JPS5947741A (ja) | 1984-03-17 |
Family
ID=15665350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15815082A Pending JPS5947741A (ja) | 1982-09-13 | 1982-09-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5947741A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6119774A (ja) * | 1984-07-06 | 1986-01-28 | Anelva Corp | スパツタリング装置 |
| JPS63152147A (ja) * | 1986-12-17 | 1988-06-24 | Nippon Denso Co Ltd | アルミニウム合金配線装置およびその製造方法 |
| JPS63162867A (ja) * | 1986-12-26 | 1988-07-06 | Nissin Electric Co Ltd | イオン処理装置 |
| JPH01199459A (ja) * | 1988-12-01 | 1989-08-10 | Hitachi Metals Ltd | アルミ蒸着リードフレーム |
| JPH0340509A (ja) * | 1989-07-06 | 1991-02-21 | Murata Mfg Co Ltd | バルク波装置 |
| US5703403A (en) * | 1993-11-08 | 1997-12-30 | Nippondenso Co., Ltd. | Electrode for semiconductor device and method for producing the same |
| KR101245324B1 (ko) * | 2011-03-31 | 2013-03-19 | 재단법인 포항산업과학연구원 | 알루미늄 코팅 강판 및 그 제조 방법 |
-
1982
- 1982-09-13 JP JP15815082A patent/JPS5947741A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6119774A (ja) * | 1984-07-06 | 1986-01-28 | Anelva Corp | スパツタリング装置 |
| JPS63152147A (ja) * | 1986-12-17 | 1988-06-24 | Nippon Denso Co Ltd | アルミニウム合金配線装置およびその製造方法 |
| JPS63162867A (ja) * | 1986-12-26 | 1988-07-06 | Nissin Electric Co Ltd | イオン処理装置 |
| JPH01199459A (ja) * | 1988-12-01 | 1989-08-10 | Hitachi Metals Ltd | アルミ蒸着リードフレーム |
| JPH0340509A (ja) * | 1989-07-06 | 1991-02-21 | Murata Mfg Co Ltd | バルク波装置 |
| US5703403A (en) * | 1993-11-08 | 1997-12-30 | Nippondenso Co., Ltd. | Electrode for semiconductor device and method for producing the same |
| KR101245324B1 (ko) * | 2011-03-31 | 2013-03-19 | 재단법인 포항산업과학연구원 | 알루미늄 코팅 강판 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5449641A (en) | Method for fabricating an interconnect for semiconductor devices using (111) crystal plane orientation | |
| JPS5947741A (ja) | 半導体装置の製造方法 | |
| JPS62109341A (ja) | 半導体装置の製造方法 | |
| JP3282496B2 (ja) | 半導体装置の製造方法 | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JPH04216630A (ja) | 半導体素子の配線形成方法 | |
| JP2737147B2 (ja) | 絶縁膜の形成方法 | |
| JPH0713965B2 (ja) | 半導体装置 | |
| US20040020891A1 (en) | Low Cu percentages for reducing shorts in AlCu lines | |
| JPH02271634A (ja) | 多層配線形成方法およびこれに用いる真空蒸着装置 | |
| US6777328B2 (en) | Method of forming multilayered conductive layers for semiconductor device | |
| JPH04326521A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0590267A (ja) | 半導体装置及びその製造方法 | |
| JPH01276742A (ja) | 半導体装置の製造方法 | |
| JPS61113262A (ja) | 集積回路装置 | |
| JPH01272138A (ja) | 配線の製法 | |
| JPH01100945A (ja) | 電子回路装置 | |
| JPH05190550A (ja) | アルミニウム系積層配線構造の形成方法 | |
| JP2674473B2 (ja) | 配線構造 | |
| JPH01196130A (ja) | シリコン酸化膜の成長方法 | |
| JP2003224127A (ja) | 半導体素子，及び，半導体素子の製造方法 | |
| JPH04234124A (ja) | 半導体装置 | |
| JPS5951747B2 (ja) | 微小配線構造体 | |
| KR19980054480A (ko) | 반도체 장치의 금속배선 형성방법 | |
| JPH08153791A (ja) | 半導体デバイス及びその製造方法 |