JPS63152147A - アルミニウム合金配線装置およびその製造方法 - Google Patents
アルミニウム合金配線装置およびその製造方法Info
- Publication number
- JPS63152147A JPS63152147A JP61300725A JP30072586A JPS63152147A JP S63152147 A JPS63152147 A JP S63152147A JP 61300725 A JP61300725 A JP 61300725A JP 30072586 A JP30072586 A JP 30072586A JP S63152147 A JPS63152147 A JP S63152147A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- plane
- film
- aluminum alloy
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
- H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＬＳＩ等に形成されるアルミニウム合金配線に
係り、微細化する際に配線内に生じる欠落（以下「Ａ２
ボイド」という）を低減可能なアルミニウム合金配線に
関する。
係り、微細化する際に配線内に生じる欠落（以下「Ａ２
ボイド」という）を低減可能なアルミニウム合金配線に
関する。
近年、素子の高集積化に伴い、微細化や多層化が必須の
技術となってきており、微細化するにつれてアルミニウ
ム合金配線の線幅も細く設計され、その線幅が２〜３μ
ｍ以下になってくるとアルミニウム合金配線内にアルミ
ニウム（Ａｆ）ボイドが発生する。又、多層化によって
も種々の薄膜を重ねるために素子の内部構造にストレス
が加えられ前述したＡｌボイドが発生する。そしてこの
Ａｌボイドが大きくなると、信顛性上非常に大きな問題
となってくる。例えば、アルミニウム合金配線の断線、
アルミニウム合金配線の断面積の減少による配線抵抗の
増大、発熱による素子破壊、動作スピードの遅延、大電
流を通電した時にエレクトロマイグレーションが起こる
、等である。
技術となってきており、微細化するにつれてアルミニウ
ム合金配線の線幅も細く設計され、その線幅が２〜３μ
ｍ以下になってくるとアルミニウム合金配線内にアルミ
ニウム（Ａｆ）ボイドが発生する。又、多層化によって
も種々の薄膜を重ねるために素子の内部構造にストレス
が加えられ前述したＡｌボイドが発生する。そしてこの
Ａｌボイドが大きくなると、信顛性上非常に大きな問題
となってくる。例えば、アルミニウム合金配線の断線、
アルミニウム合金配線の断面積の減少による配線抵抗の
増大、発熱による素子破壊、動作スピードの遅延、大電
流を通電した時にエレクトロマイグレーションが起こる
、等である。
このＡ１ボイドは、パッシベーション膜等からの引っ張
り応力がアルミニウム合金配線に加わり結晶粒界にその
応力が集中し、応力を緩和しようとしてＡｌ２の原子が
粒界から移動し始める為に結晶粒界から割れ目が広がっ
てゆく事により発生するというモデルが考えられており
、そこで従来では粒界でのＡ／２原子の移動を低減する
為に、粒界に析出し易いＣｕを、ＡｌとＳｉの合金配線
（以下、ｒＡＪ２−３ ｉ配線」という）に混ぜる事に
よりＡｆ−３ｉ−Ｃｕ配線を形成し、ＣｕをＡ２原子に
対する障害物として作用させＡＩｌ、原子の移動を抑制
し、Ａ２ボイドの発生を抑制していた。
り応力がアルミニウム合金配線に加わり結晶粒界にその
応力が集中し、応力を緩和しようとしてＡｌ２の原子が
粒界から移動し始める為に結晶粒界から割れ目が広がっ
てゆく事により発生するというモデルが考えられており
、そこで従来では粒界でのＡ／２原子の移動を低減する
為に、粒界に析出し易いＣｕを、ＡｌとＳｉの合金配線
（以下、ｒＡＪ２−３ ｉ配線」という）に混ぜる事に
よりＡｆ−３ｉ−Ｃｕ配線を形成し、ＣｕをＡ２原子に
対する障害物として作用させＡＩｌ、原子の移動を抑制
し、Ａ２ボイドの発生を抑制していた。
しかしながら、従来のＡＩｌ、−３ｉ−Ｃｕ配線による
と、Ａｌボイドの発生をある程度は抑制できるものの、
ボイド率２ｖにして３０〜４０％のＡ２ボイドの発生は
依然まぬがれる事ができず、よりＡｌボイドの発生を低
減できるアルミニウム合金配線が望まれている。
と、Ａｌボイドの発生をある程度は抑制できるものの、
ボイド率２ｖにして３０〜４０％のＡ２ボイドの発生は
依然まぬがれる事ができず、よりＡｌボイドの発生を低
減できるアルミニウム合金配線が望まれている。
尚、ここでいうボイド率１ｖとは第１１図の斜視図に示
すようにアルミニウム合金配線の線幅をＷ、最大ボイド
幅をｄとした場合、！ｌ、ｖ＝ｄ／Ｗで表わされる値で
あり、言うまでもなくこのボイド値ｆｖが小さい程、Ａ
ｌボイドの発生は抑制されている事になる。
すようにアルミニウム合金配線の線幅をＷ、最大ボイド
幅をｄとした場合、！ｌ、ｖ＝ｄ／Ｗで表わされる値で
あり、言うまでもなくこのボイド値ｆｖが小さい程、Ａ
ｌボイドの発生は抑制されている事になる。
そこで本発明は、アルミニウム合金配線の膜質を制御す
る事によりＡ／２ボイドの発生をより低減する事を目的
としている。
る事によりＡ／２ボイドの発生をより低減する事を目的
としている。
［問題点を解決するための手段］
上記の目的を達成する為に、第１発明では、基板上に電
気的接続手段として形成され、その主な成分がアルミニ
ウムであるアルミニウム合金配線において、その結晶面
を主に（１１１）面に配向した事を特徴とするアルミニ
ウム合金配線を採用している。
気的接続手段として形成され、その主な成分がアルミニ
ウムであるアルミニウム合金配線において、その結晶面
を主に（１１１）面に配向した事を特徴とするアルミニ
ウム合金配線を採用している。
又、第２発明では、基板上に電気的接続手段として形成
され、その主な成分がアルミニウムであるアルミニウム
合金配線において、その結晶面を主に（１１１）面に配
向し、さらにその粒径を２、配線幅をＷとした場合、 −＜ｌ＜Ｗ を満足するように前記粒径が調整されている事を特徴と
するアルミニウム合金配線を採用している。
され、その主な成分がアルミニウムであるアルミニウム
合金配線において、その結晶面を主に（１１１）面に配
向し、さらにその粒径を２、配線幅をＷとした場合、 −＜ｌ＜Ｗ を満足するように前記粒径が調整されている事を特徴と
するアルミニウム合金配線を採用している。
そこで本発明によると、結晶面を主に（１１１）面、に
配向した事により、（１１１）面はＡｆ原子が最密充填
している面であるためにＡｆ原子は他のＡｌ原子により
その移動を抑制され、それによりアルミニウム合金配線
の内部応力の緩和の為のＡｎ原子の移動が抑制されＡｌ
ボイドの発生を低減する。
配向した事により、（１１１）面はＡｆ原子が最密充填
している面であるためにＡｆ原子は他のＡｌ原子により
その移動を抑制され、それによりアルミニウム合金配線
の内部応力の緩和の為のＡｎ原子の移動が抑制されＡｌ
ボイドの発生を低減する。
又、粒径を配線幅の１／１４乃至１倍とする事により配
線内に存在する粒界が少なくなり、その分、Ａｆ原子の
移動を抑制できるのでＡ２ボイドの発生をより低減でき
る。
線内に存在する粒界が少なくなり、その分、Ａｆ原子の
移動を抑制できるのでＡ２ボイドの発生をより低減でき
る。
以下、本発明を図面に示す実施例を用いて詳細に説明す
る。第１図は本発明の第１実施例を説明する為の半導体
装置の断面図であり、図においてｌＯＯはシリコン基板
、１０１はシリコン基板１００上に部分的にシリコン窒
化膜（Ｓ ｔ３ ’Ｎａ ）を形成し、そのシリコン窒
化膜をマスクとして熱酸化する事により形成されるフィ
ールド絶縁膜としてのＬＯＣＯ３である。そしてシリコ
ン窒化膜を除去した後、蒸着あるいはＣＶ Ｄ （Ｃｈ
ｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法に
より絶縁膜としての例えば第１のＰＳＣ，（リンガラス
）膜１０２を形成し、引続き、例えばスパッタリング法
により第１のＡｌ２−３ｉ配線１０３をその一部がシリ
コン基板１００と電気接続するように形成する。
る。第１図は本発明の第１実施例を説明する為の半導体
装置の断面図であり、図においてｌＯＯはシリコン基板
、１０１はシリコン基板１００上に部分的にシリコン窒
化膜（Ｓ ｔ３ ’Ｎａ ）を形成し、そのシリコン窒
化膜をマスクとして熱酸化する事により形成されるフィ
ールド絶縁膜としてのＬＯＣＯ３である。そしてシリコ
ン窒化膜を除去した後、蒸着あるいはＣＶ Ｄ （Ｃｈ
ｅｍｉｃａｌＶａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法に
より絶縁膜としての例えば第１のＰＳＣ，（リンガラス
）膜１０２を形成し、引続き、例えばスパッタリング法
により第１のＡｌ２−３ｉ配線１０３をその一部がシリ
コン基板１００と電気接続するように形成する。
ここで、本実施例の要部である第１のＡｆ−３ｉ配線１
０３は、まずスパッタリング法によりＡ１−３ｔ合金の
膜を第１のＰＳＣ膜１０２あるいはシリコン基板１００
上に形成する。その際、Ａ１−Ｓｉ合金の結晶面は、ス
パックリング時の基板加熱温度、Ａｒガス圧、Ａｌ２−
Ｓｔ金合金堆積速度、残留ガスの種類、量等を制御する
事によりほとんどの結晶粒が（１１１）面に配向してい
る。
０３は、まずスパッタリング法によりＡ１−３ｔ合金の
膜を第１のＰＳＣ膜１０２あるいはシリコン基板１００
上に形成する。その際、Ａ１−Ｓｉ合金の結晶面は、ス
パックリング時の基板加熱温度、Ａｒガス圧、Ａｌ２−
Ｓｔ金合金堆積速度、残留ガスの種類、量等を制御する
事によりほとんどの結晶粒が（１１１）面に配向してい
る。
そして、そのＡｌ２−３ｔ合金をホトエツチングする事
により例えば線幅が２μｍで、Ａ！結晶粒の粒径がその
線幅の約２である０、７μｍの所定のパターンにし、そ
の後、所定時間の熱処理を行う事により形成される。
により例えば線幅が２μｍで、Ａ！結晶粒の粒径がその
線幅の約２である０、７μｍの所定のパターンにし、そ
の後、所定時間の熱処理を行う事により形成される。
尚、結晶面を（１１１）面に配向するために制御するも
のとして例えば基板加熱に注目すると、第５図（ａ）及
び（ｂ）のグラフに示すように、基板を加熱した場合（
同図（ａ））には様々な結晶方位をもつのに対し、基板
を加熱しない場合（同図（ｂ））には主に（１１１）面
に配向する。しかしながら基板を加熱しないとアルミニ
ウム合金配線のステップカバレッジが悪化し、又、Ａｊ
２結晶粒の粒径が非常に小さくなるのでＳｉが析出して
しまい問題となってくる。従って、適当な基板温度にて
スパッタリングする必要がある。
のとして例えば基板加熱に注目すると、第５図（ａ）及
び（ｂ）のグラフに示すように、基板を加熱した場合（
同図（ａ））には様々な結晶方位をもつのに対し、基板
を加熱しない場合（同図（ｂ））には主に（１１１）面
に配向する。しかしながら基板を加熱しないとアルミニ
ウム合金配線のステップカバレッジが悪化し、又、Ａｊ
２結晶粒の粒径が非常に小さくなるのでＳｉが析出して
しまい問題となってくる。従って、適当な基板温度にて
スパッタリングする必要がある。
そして、この第１のＡ／！−３ｉ配線１０３上を覆うよ
うにして蒸着あるいはＣＶＤ法により第２のＰＳＧ膜１
膜種０４成じ、第１のＡｇ−３ｔ配線１０３との電気接
続をとる為のコンタクト部にあたる部分を部分的にエツ
チング除去する。次に、コンタクト部にて第１のＡｌ−
３ｉ配線１０３と電気接続するようにして第２のＡｌ−
３ｔ配線１０５を第１のＡｆ−３ｉ配線１０３と同様に
形成し、最後に表面を安定化する為にプラズマＣＶＤ法
等により例えばシリコン窒化膜等から成る表面保護膜１
０６を形成する。尚、１０７は多結晶シリコンから成る
配線層である。
うにして蒸着あるいはＣＶＤ法により第２のＰＳＧ膜１
膜種０４成じ、第１のＡｇ−３ｔ配線１０３との電気接
続をとる為のコンタクト部にあたる部分を部分的にエツ
チング除去する。次に、コンタクト部にて第１のＡｌ−
３ｉ配線１０３と電気接続するようにして第２のＡｌ−
３ｔ配線１０５を第１のＡｆ−３ｉ配線１０３と同様に
形成し、最後に表面を安定化する為にプラズマＣＶＤ法
等により例えばシリコン窒化膜等から成る表面保護膜１
０６を形成する。尚、１０７は多結晶シリコンから成る
配線層である。
そこで本実施例によると、Ａ／！−Ｓｉ合金の堆積時に
おける結晶面がほとんど（１１１）面に配向しており、
前述したように（１１１）面が最密面である事がらＡｎ
原子は他のＡ２原子によりその移動を抑制され、それに
よりアルミニウム合金配線の内部応力の緩和の為のＡｇ
原子の粒界までの移動が抑制されＡＩｌ、ボイドの発生
をほとんどなくす事ができるという効果がある。次に、
以上の事を本発明者の実験結果に基づいて説明する。第
４図は横軸に角度位置２θ、縦軸に回折強度をとり、結
晶面の配向性による回折強度の大きさとその時のボイド
率１ｖの値をあられすグラフであり、第４図（ａ）が上
記第１実施例の値である。尚、回折強度の大きさは例え
ば第１０図の模式的上面図に示すようなディフラクトメ
ーターにより計測した。
おける結晶面がほとんど（１１１）面に配向しており、
前述したように（１１１）面が最密面である事がらＡｎ
原子は他のＡ２原子によりその移動を抑制され、それに
よりアルミニウム合金配線の内部応力の緩和の為のＡｇ
原子の粒界までの移動が抑制されＡＩｌ、ボイドの発生
をほとんどなくす事ができるという効果がある。次に、
以上の事を本発明者の実験結果に基づいて説明する。第
４図は横軸に角度位置２θ、縦軸に回折強度をとり、結
晶面の配向性による回折強度の大きさとその時のボイド
率１ｖの値をあられすグラフであり、第４図（ａ）が上
記第１実施例の値である。尚、回折強度の大きさは例え
ば第１０図の模式的上面図に示すようなディフラクトメ
ーターにより計測した。
このディフラクトメーターを簡単に説明すると、平板状
試料１０（本例の場合表面にはＡｌ１−Ｓｉ合金が形成
されている）が紙面に垂直な軸０のまわりを回転する台
１１に取りつけられており、Ｘ線源としてのＸ線管１２
のターゲット１３上の線状焦点１４から出る発散Ｘ線を
スリット１５を介して平板状試料１０によって回折した
後、スリット１６に焦点を結び、計数管１７に入れるよ
うに構成しており、角度位置２θを一定角速度で増大す
る方向に移動させて走査する事により、その時に計数管
１７に入るＸ線の回折強度を計測するものである。尚、
角度位置２θは目盛板１８にて読み取る。
試料１０（本例の場合表面にはＡｌ１−Ｓｉ合金が形成
されている）が紙面に垂直な軸０のまわりを回転する台
１１に取りつけられており、Ｘ線源としてのＸ線管１２
のターゲット１３上の線状焦点１４から出る発散Ｘ線を
スリット１５を介して平板状試料１０によって回折した
後、スリット１６に焦点を結び、計数管１７に入れるよ
うに構成しており、角度位置２θを一定角速度で増大す
る方向に移動させて走査する事により、その時に計数管
１７に入るＸ線の回折強度を計測するものである。尚、
角度位置２θは目盛板１８にて読み取る。
かかる装置を用いて本実施例の回折強度を測定した結果
、第４図（ａ）のグラフに示すように、結晶面が（１１
１）面にて回折強度が最も大きくなっており、他の結晶
面での回折強度は（２００）面でわずかな値が測定され
ただけであり、（１１１）面の回折強度を１１１１％他
の結晶面で最も大きい回折強度（この場合（２００）面
の回折強度）をＩ ａｂｃとした場合、Ｉ ｎ＋／ Ｉ
−ｃ＝ ５１０となり、その時のボイド率ｆｖはｌ ｖ
＝ｏ％という画期的な値であり、Ａｌ−Ｓｉ合金をその
結晶面をほとんど（１４１）面にする事でＡＩｌ、ボイ
ドの発生を略なくす事ができるという優れた効果を有す
ることになる。
、第４図（ａ）のグラフに示すように、結晶面が（１１
１）面にて回折強度が最も大きくなっており、他の結晶
面での回折強度は（２００）面でわずかな値が測定され
ただけであり、（１１１）面の回折強度を１１１１％他
の結晶面で最も大きい回折強度（この場合（２００）面
の回折強度）をＩ ａｂｃとした場合、Ｉ ｎ＋／ Ｉ
−ｃ＝ ５１０となり、その時のボイド率ｆｖはｌ ｖ
＝ｏ％という画期的な値であり、Ａｌ−Ｓｉ合金をその
結晶面をほとんど（１４１）面にする事でＡＩｌ、ボイ
ドの発生を略なくす事ができるという優れた効果を有す
ることになる。
第４図（ｂ）はＡｌ−Ｓｉ合金をその結晶面が主に（１
１１）面になるように配向した例であり、Ｉ ｍ／ Ｉ
−ｂｃ＝２．１である。この例においてもボイド率ｊ２
ｖ＝１０％でありＡｌボイドの発生を従来と比較してか
なり低減できるという効果がある。
１１）面になるように配向した例であり、Ｉ ｍ／ Ｉ
−ｂｃ＝２．１である。この例においてもボイド率ｊ２
ｖ＝１０％でありＡｌボイドの発生を従来と比較してか
なり低減できるという効果がある。
第４図（Ｃ）は参考として従来のＡｆｆｉ−Ｓｉ合金の
値を示しており、様々な結晶方位をもっておりその回折
強度は（２２０）面で最も太き（，１ｍ／１、Ｉ、Ｃ＝
０．７．１ｖ＝４３％である。
値を示しており、様々な結晶方位をもっておりその回折
強度は（２２０）面で最も太き（，１ｍ／１、Ｉ、Ｃ＝
０．７．１ｖ＝４３％である。
第８図にＩ １１１／ Ｉ ｓｂｃ とボイド率ｆｖの
関係をあられすグラフを示す。グラフかられかるように
Ｉ ｎ＋ ／ Ｉ ａｂｃ≧１であればボイド率１ｖは
略３０％以下となるのである程度の効果が得られ、Ｉ
ＩＩＩ／ Ｉ ｓｂｃ≧２であればボイド率Ａｖは略１
０％以下となりかなりの効果が得られる。
関係をあられすグラフを示す。グラフかられかるように
Ｉ ｎ＋ ／ Ｉ ａｂｃ≧１であればボイド率１ｖは
略３０％以下となるのである程度の効果が得られ、Ｉ
ＩＩＩ／ Ｉ ｓｂｃ≧２であればボイド率Ａｖは略１
０％以下となりかなりの効果が得られる。
尚、以上の発明における回折強度あるいは結晶面は、Ａ
ｌ２−３ｉ配線の形成過程においてＡｆ−Ｓｉ合金の堆
積時における値であるカ（、Ａｌ−３ｉ配線形成後の回
折強度あるいは結晶面を用いてもよい。第５図ｂ）及び
（Ｃ）はそれぞれスパッタリング時に基板を加熱せずに
Ｓｉを３％含むＡｆ−Ｓｉ合金を堆積した時における回
折強度の値（同図う））と、そのＡｆ−Ｓｉ合金にホト
エツチング工程、熱処理工程を経た後における回折強度
の値（同図（Ｃ））を示すグラフであり、熱処理後には
（１１１）面における回折強度が若干小さくなっている
ものの、結晶面は依然主に（１１１）面に配向されてお
りこの時のボイド率！■も堆積時におけるボイド率１ｖ
と略同じである。
ｌ２−３ｉ配線の形成過程においてＡｆ−Ｓｉ合金の堆
積時における値であるカ（、Ａｌ−３ｉ配線形成後の回
折強度あるいは結晶面を用いてもよい。第５図ｂ）及び
（Ｃ）はそれぞれスパッタリング時に基板を加熱せずに
Ｓｉを３％含むＡｆ−Ｓｉ合金を堆積した時における回
折強度の値（同図う））と、そのＡｆ−Ｓｉ合金にホト
エツチング工程、熱処理工程を経た後における回折強度
の値（同図（Ｃ））を示すグラフであり、熱処理後には
（１１１）面における回折強度が若干小さくなっている
ものの、結晶面は依然主に（１１１）面に配向されてお
りこの時のボイド率！■も堆積時におけるボイド率１ｖ
と略同じである。
又、上記第１実施例によると、ＡＩ２結晶粒の粒径（以
下ｒＡ１粒径ｊという）がＡｌ−３ｔ配線の線幅の約２
であるので、Ａｌ−３ｉ配線内の粒界を少なくする事が
でき、その分、Ａ２原子の移動を抑制できる。
下ｒＡ１粒径ｊという）がＡｌ−３ｔ配線の線幅の約２
であるので、Ａｌ−３ｉ配線内の粒界を少なくする事が
でき、その分、Ａ２原子の移動を抑制できる。
第９図は本発明者の実験結果であり、Ａｆ粒径に対する
ボイド率２ｖの値を示すグラフである。
ボイド率２ｖの値を示すグラフである。
グラフかられかるようにＡ１粒径がボイド率ｊ２ｖに対
して大きな影響を与えておりＡ／２粒径が大きい程、ボ
イド率ｆｖは小さくなる。例えば本実験において下地材
料はＣＶＤ法によるシリコン窒化膜、Ａｆ−３ｉ配線の
線幅は３．６μｍであり、Ａ２粒径が０．８μｍつまり
線幅の約Ｘ以上になるとボイド率１ｖ＝ｏ％になってい
る。又、へ１粒径が０．２５μｍつまり線幅の約１／１
４以上になるとボイド率！■は３０％以下となるのであ
る程度の効果が得られる。ここで、Ａ２粒径が大きすぎ
ると結晶粒の粒界が配線を横切る可能性が生じ、逆にス
リント状のＡｆｆｉボイドが発生してしまう。従って、
Ａ２粒径の上限は線幅と同程度であり、ある程度Ａ１ボ
イドの発生を抑える事のできるＡＮ粒径の範囲はＡ！粒
径を２、線幅をＷとした場合、−＜ Ｚ ＜Ｗであり、
Ａｌボイドの発生をはとんど抑える事のできるＡ２粒径
の範囲はさら、に、上記第１実施例によると第１のＡｌ
−３ｉ配線１０３、第２のＡｌ２−３ｉ配線１０５の下
地材料としてそれぞれ第１のＰＳＧ膜１０２、第２のＰ
ＳＧ膜１０４が形成されており、両者は酸化膜である事
から第６図及び第７図に示すようにその上に形成するＡ
Ｉｌ、−Ｓｉ合金の結晶面を主に（１１１）面に配向し
易くなり、又、酸化膜は窒化膜と比較してその結合エネ
ルギーが小さい為に容易にその結合を切断しＡＩｌ、原
子と結合する事ができ、ＡＰ原子の有するエネルギーの
消費が小さい、のでその結晶粒径を大きくし易くなる。
して大きな影響を与えておりＡ／２粒径が大きい程、ボ
イド率ｆｖは小さくなる。例えば本実験において下地材
料はＣＶＤ法によるシリコン窒化膜、Ａｆ−３ｉ配線の
線幅は３．６μｍであり、Ａ２粒径が０．８μｍつまり
線幅の約Ｘ以上になるとボイド率１ｖ＝ｏ％になってい
る。又、へ１粒径が０．２５μｍつまり線幅の約１／１
４以上になるとボイド率！■は３０％以下となるのであ
る程度の効果が得られる。ここで、Ａ２粒径が大きすぎ
ると結晶粒の粒界が配線を横切る可能性が生じ、逆にス
リント状のＡｆｆｉボイドが発生してしまう。従って、
Ａ２粒径の上限は線幅と同程度であり、ある程度Ａ１ボ
イドの発生を抑える事のできるＡＮ粒径の範囲はＡ！粒
径を２、線幅をＷとした場合、−＜ Ｚ ＜Ｗであり、
Ａｌボイドの発生をはとんど抑える事のできるＡ２粒径
の範囲はさら、に、上記第１実施例によると第１のＡｌ
−３ｉ配線１０３、第２のＡｌ２−３ｉ配線１０５の下
地材料としてそれぞれ第１のＰＳＧ膜１０２、第２のＰ
ＳＧ膜１０４が形成されており、両者は酸化膜である事
から第６図及び第７図に示すようにその上に形成するＡ
Ｉｌ、−Ｓｉ合金の結晶面を主に（１１１）面に配向し
易くなり、又、酸化膜は窒化膜と比較してその結合エネ
ルギーが小さい為に容易にその結合を切断しＡＩｌ、原
子と結合する事ができ、ＡＰ原子の有するエネルギーの
消費が小さい、のでその結晶粒径を大きくし易くなる。
さらに、酸化膜は窒化膜と比較して内部応力が小さいの
でＡｌ２−３ｉ配線に与える応力も小さくなりＡ２ボイ
ドの発生をより低減できるという効果がある。第６図及
び第７図は下地材料上に堆積したＡｌ２−３ｉ配線の結
晶面の違いによる回折強度の値を示すグラフであり、下
地材料として第６図（ａ）ではプラズマＣＶＤ法により
形成される窒化膜Ｐ−３ｉＮ、第６図（ｂ）はＣＶＤ法
により形成されるシリコン窒化膜Ｓ ｉ３ Ｎ４ 、第
７図（ａ）はＣＶＤ法により形成されるＰＳＧ膜、第７
図ら）はＣＶＤ法により形成されるＢＰＳＧ膜である。
でＡｌ２−３ｉ配線に与える応力も小さくなりＡ２ボイ
ドの発生をより低減できるという効果がある。第６図及
び第７図は下地材料上に堆積したＡｌ２−３ｉ配線の結
晶面の違いによる回折強度の値を示すグラフであり、下
地材料として第６図（ａ）ではプラズマＣＶＤ法により
形成される窒化膜Ｐ−３ｉＮ、第６図（ｂ）はＣＶＤ法
により形成されるシリコン窒化膜Ｓ ｉ３ Ｎ４ 、第
７図（ａ）はＣＶＤ法により形成されるＰＳＧ膜、第７
図ら）はＣＶＤ法により形成されるＢＰＳＧ膜である。
第６図（ａ）、 （ｂ）に示す窒化膜ではＩ ＩＩＩ
／ Ｉ ａｂｃの値がそれぞれ０゜６．０．５８である
のに対し、第７図（ａ）、 （ｂ）に示す酸化膜では比
較的大きくそれぞれ２．Ｌｌ、２であり、下地材料が酸
化膜であれば（１１１）面に配向し易い事がわかる。尚
、酸化膜としては限定される事なくＣＶＤ法によるＳ
ｉ Ｏｚ膜、プラズマＣＶＤ法により形成される酸化膜
等であってもよい。
／ Ｉ ａｂｃの値がそれぞれ０゜６．０．５８である
のに対し、第７図（ａ）、 （ｂ）に示す酸化膜では比
較的大きくそれぞれ２．Ｌｌ、２であり、下地材料が酸
化膜であれば（１１１）面に配向し易い事がわかる。尚
、酸化膜としては限定される事なくＣＶＤ法によるＳ
ｉ Ｏｚ膜、プラズマＣＶＤ法により形成される酸化膜
等であってもよい。
次に、本発明の第２実施例を第２図の半導体装置の断面
図を用いて説明する。尚、第１図の構成要素と同一の製
造方法にて形成可能な構成要素には同一符号を付してそ
の詳細な説明は省略する。
図を用いて説明する。尚、第１図の構成要素と同一の製
造方法にて形成可能な構成要素には同一符号を付してそ
の詳細な説明は省略する。
本実施例においても第１のＡＩｌ、−３ｉ配線１０３は
上述したように結晶面が主に（１１１）面に配向するよ
うに、そして、その粒径が線幅のＺ乃至１／１．５の範
囲内になるように形成されている。
上述したように結晶面が主に（１１１）面に配向するよ
うに、そして、その粒径が線幅のＺ乃至１／１．５の範
囲内になるように形成されている。
本実施例はアスペクト比の大きいものに採用すると有効
なものであり、第１のＡｌ−３ｉ配線１０３、及び第１
のｐｓｃ膜１０２上にプラズマＣＶＤ法によりＰ−３ｉ
Ｎ膜１０４１を形成し、レジストを塗布した表面を平坦
化した後に全面をドライエツチングするといういわゆる
エッチバックを行っており、さらにそのＰ−ＳｉＮ膜１
０４１上に例えばＣＶＤ法によりＰＳＧ膜１０４２を形
成した後コンタクト部を部分的に除去して、上記第１実
施例と同様に第２のＡｌ−３ｉ配線１０５を形成してい
る。
なものであり、第１のＡｌ−３ｉ配線１０３、及び第１
のｐｓｃ膜１０２上にプラズマＣＶＤ法によりＰ−３ｉ
Ｎ膜１０４１を形成し、レジストを塗布した表面を平坦
化した後に全面をドライエツチングするといういわゆる
エッチバックを行っており、さらにそのＰ−ＳｉＮ膜１
０４１上に例えばＣＶＤ法によりＰＳＧ膜１０４２を形
成した後コンタクト部を部分的に除去して、上記第１実
施例と同様に第２のＡｌ−３ｉ配線１０５を形成してい
る。
そこで本実施例においても結晶面を主に（１１１）面に
配向し又、その粒径を制御しているので上記第１実施例
と同様の効果が得られるわけであるが、通常、エッチバ
ックを行う場合、レジストとのエツチング速度を等しく
する為にレジスト下の材料は窒化膜であり、この窒化膜
を下地材料として第２のＡｆ−３ｉ配線が形成されるが
、本実施例においてはその窒化膜としてのＰ ＳｉＮ
膜１０４１上にｐｓｃ膜１０４２を形成しており、その
ＰＳＧ膜１０４２を下地材料として第２のＡｌ−３ｉ配
線１０５を形成しているので上述したようにＡＮ−３ｉ
配線１０５を形成しているので上述したようにＡｆｆｉ
−３！合金の結晶面を主に（１１１）面に配向し易くな
る等といった効果がある。
配向し又、その粒径を制御しているので上記第１実施例
と同様の効果が得られるわけであるが、通常、エッチバ
ックを行う場合、レジストとのエツチング速度を等しく
する為にレジスト下の材料は窒化膜であり、この窒化膜
を下地材料として第２のＡｆ−３ｉ配線が形成されるが
、本実施例においてはその窒化膜としてのＰ ＳｉＮ
膜１０４１上にｐｓｃ膜１０４２を形成しており、その
ＰＳＧ膜１０４２を下地材料として第２のＡｌ−３ｉ配
線１０５を形成しているので上述したようにＡＮ−３ｉ
配線１０５を形成しているので上述したようにＡｆｆｉ
−３！合金の結晶面を主に（１１１）面に配向し易くな
る等といった効果がある。
次に、本発明の第３実施例を第３図の半導体装置の断面
図を用いて説明する。本実施例においては、第１（７）
Ａｆｆｉ−３ｉ配線１０３、及び第１のＰＳＧ膜１０２
上に薄膜のシリコン窒化膜（Ｓｉ３Ｎ、）１０４３を形
成し、この時存在する凹部に、エタノール及び５ｉＯｚ
を主成分とするスピンオングラス（ＳＯＣ，）１０４４
を塗布し、その後熱硬化する。そして、その上にＰＳＧ
膜１０４５を形成し、コンタクト部を部分的に除去し、
第２のＡ／２−３ｉ配線１０５を形成する。そこで本実
施例のような構造においてもＡｌ２−３！合金の結晶面
を主に（１１１）面に配向し、その粒径を２乃至１／１
．５にする事により、又、第１、第２のＡ２−３ｔ配線
１０３，１０５の下地材料が酸化膜であるので第１実施
例と同様の効果が得られる。
図を用いて説明する。本実施例においては、第１（７）
Ａｆｆｉ−３ｉ配線１０３、及び第１のＰＳＧ膜１０２
上に薄膜のシリコン窒化膜（Ｓｉ３Ｎ、）１０４３を形
成し、この時存在する凹部に、エタノール及び５ｉＯｚ
を主成分とするスピンオングラス（ＳＯＣ，）１０４４
を塗布し、その後熱硬化する。そして、その上にＰＳＧ
膜１０４５を形成し、コンタクト部を部分的に除去し、
第２のＡ／２−３ｉ配線１０５を形成する。そこで本実
施例のような構造においてもＡｌ２−３！合金の結晶面
を主に（１１１）面に配向し、その粒径を２乃至１／１
．５にする事により、又、第１、第２のＡ２−３ｔ配線
１０３，１０５の下地材料が酸化膜であるので第１実施
例と同様の効果が得られる。
尚、本発明は上記第１乃至第３実施例に限定される事な
くその主旨を逸脱しない限り種々変形可能であり、例え
ば、本発明のいうアルミニウム合金配線の成分は、その
主成分が、１！であればよく、従ってＥ−ｇｕｎ法によ
り蒸着されるアルミニウム配線、あるいはＡｌ−Ｃｕ配
線、Ａｆｆｉ−３ｉ−Ｃｕ配線、Ａｆｆｉ−３ｉ−Ｔｉ
配線等であってもよい。又、上記実施例ではアルミニウ
ム合金配線は２Ｎ配線であるが１層あるいは３層以上の
配線構造でもよい。
くその主旨を逸脱しない限り種々変形可能であり、例え
ば、本発明のいうアルミニウム合金配線の成分は、その
主成分が、１！であればよく、従ってＥ−ｇｕｎ法によ
り蒸着されるアルミニウム配線、あるいはＡｌ−Ｃｕ配
線、Ａｆｆｉ−３ｉ−Ｃｕ配線、Ａｆｆｉ−３ｉ−Ｔｉ
配線等であってもよい。又、上記実施例ではアルミニウ
ム合金配線は２Ｎ配線であるが１層あるいは３層以上の
配線構造でもよい。
以上述べた様に、本発明によると、その結晶面を主に（
１１１）面に配向しているので、内部応力の緩和の為の
Ａｆ原子の゛移動を抑制し、ＡＮボイドの発生を低減で
きる。
１１１）面に配向しているので、内部応力の緩和の為の
Ａｆ原子の゛移動を抑制し、ＡＮボイドの発生を低減で
きる。
又、その粒径を調整する事により、よりＡ１ボイドの発
生を低減できるので、微細化した際にも良好なアルミニ
ウム合金配線を提供できるという優れた効果がある。
生を低減できるので、微細化した際にも良好なアルミニ
ウム合金配線を提供できるという優れた効果がある。
第１図は本発明の第１実施例を説明する為の半導体装置
の断面図、第２図は本発明の第２実施例を説明する為の
半導体装置の断面図、第３図は本発明の第３実施例を説
明する為の半導体装置の断面図、第４図（ａ）乃至（Ｃ
）は結晶面の配向性による回折強度の大きさとその時の
ボイド率ｌ■の値をあられすグラフ、第５図（ａ）乃至
（Ｃ）、第６図（ａ）及び（ｂ）、第７図（ａ）及びΦ
）は結晶面の配向性による回折強度の大きさをあられす
グラフ、第８図はＩ Ｉｌｌ ／ Ｉ ｓｂｃとボイド
率！■の関係をあられすグラフ、第９図はＡ１粒径とボ
イド率２ｖの関係をあられすグラフ、第１Ｏ図はディフ
ラクトメーターの模式的上面図、第１１図はボイド率を
説明する為の斜視図である。 １００・・・シリコン基板、１０１・・・ＬＯＣＯ３゜
１０２・・・第１のＰＳＧ膜、１０３・・・第１のＡｌ
２−３ｉ配線、１０４・・・第２のＰＳＧ膜、１０５・
・・第２のＡｌ−３ｉ配線、１０６・・・表面保護膜、
１０４１・・・Ｐ−３ｉＮ膜、１０４２・・・ＰＳＧ膜
、１０４３・・・シリコン窒化膜、１０４４・・・ＳＯ
Ｇ、１０４５・・・ＰＳＧ膜。
の断面図、第２図は本発明の第２実施例を説明する為の
半導体装置の断面図、第３図は本発明の第３実施例を説
明する為の半導体装置の断面図、第４図（ａ）乃至（Ｃ
）は結晶面の配向性による回折強度の大きさとその時の
ボイド率ｌ■の値をあられすグラフ、第５図（ａ）乃至
（Ｃ）、第６図（ａ）及び（ｂ）、第７図（ａ）及びΦ
）は結晶面の配向性による回折強度の大きさをあられす
グラフ、第８図はＩ Ｉｌｌ ／ Ｉ ｓｂｃとボイド
率！■の関係をあられすグラフ、第９図はＡ１粒径とボ
イド率２ｖの関係をあられすグラフ、第１Ｏ図はディフ
ラクトメーターの模式的上面図、第１１図はボイド率を
説明する為の斜視図である。 １００・・・シリコン基板、１０１・・・ＬＯＣＯ３゜
１０２・・・第１のＰＳＧ膜、１０３・・・第１のＡｌ
２−３ｉ配線、１０４・・・第２のＰＳＧ膜、１０５・
・・第２のＡｌ−３ｉ配線、１０６・・・表面保護膜、
１０４１・・・Ｐ−３ｉＮ膜、１０４２・・・ＰＳＧ膜
、１０４３・・・シリコン窒化膜、１０４４・・・ＳＯ
Ｇ、１０４５・・・ＰＳＧ膜。
Claims (5)
- （１）基板上に電気的接続手段として形成され、その主
な成分がアルミニウムであるアルミニウム合金配線にお
いて、その結晶面を主に（１１１）面に配向した事を特
徴とするアルミニウム合金配線。 - （２）前記結晶面は、Ｘ線回折による（１１１）面にお
ける回折強度が、他の面の回折強度より大きくなるよう
に配向している特許請求の範囲第１項記載のアルミニウ
ム合金配線。 - （３）前記結晶面は、Ｘ線回折による（１１１）面にお
ける回折強度をＩ＿１＿１＿１、他の面の回折強度のう
ちで最も大きいものをＩ＿ａ＿ｂ＿ｃとした場合、Ｉ＿
１＿１＿１／Ｉ＿ａ＿ｂ＿ｃ≧２ を満足するように配向している特許請求の範囲第２項記
載のアルミニウム合金配線。 - （４）基板上に電気的接続手段として形成され、その主
な成分がアルミニウムであるアルミニウム合金配線にお
いて、その結晶面を主に（１１１）面に配向し、さらに
その粒径をｌ、配線幅をＷとした場合、 Ｗ／１４＜ｌ＜Ｗ を満足するように前記粒径が調整されている事を特徴と
するアルミニウム合金配線。 - （５）前記粒径と前記配線幅との関係が、 Ｗ／４＜ｌ＜Ｗ／１．５ を満足するように前記粒径が調整されている特許請求の
範囲第４項記載のアルミニウム合金配線。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61300725A JPH0687464B2 (ja) | 1986-12-17 | 1986-12-17 | アルミニウム合金配線装置およびその製造方法 |
| US07/376,144 US4989064A (en) | 1986-12-17 | 1989-07-05 | Aluminum alloy line resistive to stress migration formed in semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61300725A JPH0687464B2 (ja) | 1986-12-17 | 1986-12-17 | アルミニウム合金配線装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7280807A Division JP2815831B2 (ja) | 1995-10-27 | 1995-10-27 | 多層配線装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63152147A true JPS63152147A (ja) | 1988-06-24 |
| JPH0687464B2 JPH0687464B2 (ja) | 1994-11-02 |
Family
ID=17888351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61300725A Expired - Lifetime JPH0687464B2 (ja) | 1986-12-17 | 1986-12-17 | アルミニウム合金配線装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4989064A (ja) |
| JP (1) | JPH0687464B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2720856A1 (fr) * | 1994-04-28 | 1995-12-08 | Nippon Denso Co | Electrode de cablage pour dispositif à semi-conducteur et son procédé de fabrication. |
| US6650017B1 (en) | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
| WO2026038410A1 (ja) * | 2024-08-14 | 2026-02-19 | 富士電機株式会社 | 半導体装置および製造方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07101736B2 (ja) * | 1990-06-28 | 1995-11-01 | 日本電装株式会社 | 半導体装置およびその製造方法 |
| US5264070A (en) * | 1990-10-09 | 1993-11-23 | Motorola, Inc. | Method of growth-orientation of a crystal on a device using an oriented seed layer |
| JP3099406B2 (ja) * | 1991-04-05 | 2000-10-16 | ヤマハ株式会社 | 集積回路の多層配線構造 |
| JPH05275540A (ja) * | 1992-03-28 | 1993-10-22 | Yamaha Corp | 集積回路装置 |
| JP2547935B2 (ja) * | 1992-04-30 | 1996-10-30 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体集積回路の相互接続構造の形成方法 |
| US5448113A (en) * | 1993-03-08 | 1995-09-05 | Ricoh Company, Ltd. | Micro metal-wiring structure having stress induced migration resistance |
| JP3422055B2 (ja) * | 1993-11-08 | 2003-06-30 | 株式会社デンソー | 半導体装置の電極配線 |
| JPH09115829A (ja) * | 1995-10-17 | 1997-05-02 | Nissan Motor Co Ltd | アルミニウム配線部を有する半導体装置およびその製造方法 |
| JP4083921B2 (ja) * | 1998-05-29 | 2008-04-30 | 株式会社東芝 | 半導体装置の製造方法 |
| CN100353508C (zh) * | 2004-12-08 | 2007-12-05 | 上海华虹Nec电子有限公司 | 一种精确控制铝线宽的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556645A (en) * | 1978-10-20 | 1980-04-25 | Nec Corp | Electronic device conductive film |
| JPS5816546A (ja) * | 1981-07-22 | 1983-01-31 | Nec Corp | 半導体装置 |
| JPS5850755A (ja) * | 1981-09-21 | 1983-03-25 | Nippon Denso Co Ltd | 半導体装置 |
| JPS5947741A (ja) * | 1982-09-13 | 1984-03-17 | Toshiba Corp | 半導体装置の製造方法 |
| US4438450A (en) * | 1979-11-30 | 1984-03-20 | Bell Telephone Laboratories, Incorporated | Solid state device with conductors having chain-shaped grain structure |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4017890A (en) * | 1975-10-24 | 1977-04-12 | International Business Machines Corporation | Intermetallic compound layer in thin films for improved electromigration resistance |
| US4219369A (en) * | 1977-09-30 | 1980-08-26 | Hitachi, Ltd. | Method of making semiconductor integrated circuit device |
| US4433004A (en) * | 1979-07-11 | 1984-02-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device and a method for manufacturing the same |
| JPS58137231A (ja) * | 1982-02-09 | 1983-08-15 | Nec Corp | 集積回路装置 |
| US4532695A (en) * | 1982-07-02 | 1985-08-06 | The United States Of America As Represented By The Secretary Of The Air Force | Method of making self-aligned IGFET |
| US4566177A (en) * | 1984-05-11 | 1986-01-28 | Signetics Corporation | Formation of electromigration resistant aluminum alloy conductors |
| JPS61263244A (ja) * | 1985-05-17 | 1986-11-21 | Nec Corp | 半導体装置 |
| JP2582776B2 (ja) * | 1987-05-12 | 1997-02-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US4949162A (en) * | 1987-06-05 | 1990-08-14 | Hitachi, Ltd. | Semiconductor integrated circuit with dummy pedestals |
| JP2776826B2 (ja) * | 1988-04-15 | 1998-07-16 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
-
1986
- 1986-12-17 JP JP61300725A patent/JPH0687464B2/ja not_active Expired - Lifetime
-
1989
- 1989-07-05 US US07/376,144 patent/US4989064A/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5556645A (en) * | 1978-10-20 | 1980-04-25 | Nec Corp | Electronic device conductive film |
| US4438450A (en) * | 1979-11-30 | 1984-03-20 | Bell Telephone Laboratories, Incorporated | Solid state device with conductors having chain-shaped grain structure |
| JPS5816546A (ja) * | 1981-07-22 | 1983-01-31 | Nec Corp | 半導体装置 |
| JPS5850755A (ja) * | 1981-09-21 | 1983-03-25 | Nippon Denso Co Ltd | 半導体装置 |
| JPS5947741A (ja) * | 1982-09-13 | 1984-03-17 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2720856A1 (fr) * | 1994-04-28 | 1995-12-08 | Nippon Denso Co | Electrode de cablage pour dispositif à semi-conducteur et son procédé de fabrication. |
| US6066891A (en) * | 1994-04-28 | 2000-05-23 | Nippondenso Co., Ltd | Electrode for semiconductor device including an alloy wiring layer for reducing defects in an aluminum layer and method for manufacturing the same |
| US6348735B1 (en) | 1994-04-28 | 2002-02-19 | Nippondenso Co., Lt. | Electrode for semiconductor device and method for manufacturing same |
| DE19515564B4 (de) * | 1994-04-28 | 2008-07-03 | Denso Corp., Kariya | Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben |
| US6650017B1 (en) | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
| US6908857B2 (en) | 1999-08-20 | 2005-06-21 | Denso Corporation | Method of manufacturing semiconductor device |
| WO2026038410A1 (ja) * | 2024-08-14 | 2026-02-19 | 富士電機株式会社 | 半導体装置および製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4989064A (en) | 1991-01-29 |
| JPH0687464B2 (ja) | 1994-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63152147A (ja) | アルミニウム合金配線装置およびその製造方法 | |
| JP4589450B1 (ja) | 回路基板の製造方法 | |
| JPS6281745A (ja) | ウエハ−規模のｌｓｉ半導体装置とその製造方法 | |
| JP2850393B2 (ja) | アルミニウム配線及びその製造方法 | |
| US9698112B2 (en) | Semiconductor device including a protective film | |
| JPH11168101A (ja) | 半導体装置 | |
| US6548386B1 (en) | Method for forming and patterning film | |
| JP2815831B2 (ja) | 多層配線装置およびその製造方法 | |
| JPH02292826A (ja) | 半導体装置 | |
| JPH04127454A (ja) | 半導体装置 | |
| TWI332247B (en) | Semiconductor device and production method therefor | |
| JPH03262127A (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPH01253257A (ja) | 半導体集積デバイス | |
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JPH0242748A (ja) | 半導体装置 | |
| JP2001035854A (ja) | 膜の形成方法および電極あるいは配線の形成方法 | |
| JP3134520B2 (ja) | 成膜装置 | |
| JPH02140955A (ja) | 半導体装置 | |
| JP2742686B2 (ja) | 半導体装置 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPS63272064A (ja) | 薄膜抵抗体を有する半導体装置 | |
| JPH04332131A (ja) | 半導体装置 | |
| JPH03171732A (ja) | 半導体装置 | |
| KR100341848B1 (ko) | 반도체소자의보호막형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |