JPS5948945A - 半導体用リ−ドフレ−ムの製造方法 - Google Patents

半導体用リ−ドフレ−ムの製造方法

Info

Publication number
JPS5948945A
JPS5948945A JP57160198A JP16019882A JPS5948945A JP S5948945 A JPS5948945 A JP S5948945A JP 57160198 A JP57160198 A JP 57160198A JP 16019882 A JP16019882 A JP 16019882A JP S5948945 A JPS5948945 A JP S5948945A
Authority
JP
Japan
Prior art keywords
metal strip
etching
lead frame
coated
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57160198A
Other languages
English (en)
Other versions
JPS6347345B2 (ja
Inventor
Yoshihiro Matsuyama
松山 圭宏
Masaru Watanabe
勝 渡辺
Mitsuhiko Sugiyama
光彦 杉山
Kenji Konishi
健司 小西
Mamoru Onda
護 御田
Takashi Suzumura
隆志 鈴村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP57160198A priority Critical patent/JPS5948945A/ja
Publication of JPS5948945A publication Critical patent/JPS5948945A/ja
Publication of JPS6347345B2 publication Critical patent/JPS6347345B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/04Manufacture or treatment of leadframes
    • H10W70/042Etching

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ホ発明IrL例え(31,ツノルミ蒸谷あるいは7フル
ミクノツ1〜複合金属条/Jl lうイする半導体用リ
ードフレームの製j青プノン人に門りるbの−Cある。
従来、j・ランタスク集積回路〈IC)などの半導1ホ
駁置の製j市に用いられるり一トル−l\には、l\−
ス金屈条の一部に異種金属をクラットあるいは蒸着等に
J、り被覆した複合合腐条か用いjうれる。
異種金属どしくは、主に金、銀、銅、ノlルミ等の金属
が用(り′られるか、これら(、L当金hE:j高B<
の折から金、銀から銅、アルミ等l\と安いしのに変わ
る傾向にあり、その被覆部(+>b半導体の機能部(こ
限る傾向ある。。
このことから、この種複合金属条どじてヘース金属条に
異Iφ金属をス1〜ライノあるいはスボツ1〜状に被馨
Yノしたしのが多く用いられ、しかしこの場合被覆され
た異種金属の\」法精度に“つい<79さを含め(−き
わめ−(シビノ7な値が要求される状’<5+! t、
、Id・)る。
しかるに、l\−ス金屈条にb′?種金属を高fi’i
庶(こスポーツ1−1人に被W(iりることは、メツ−
にの」見合はとbかく、クラットあるいは蒸着等の場合
は困つ・11C゛あり、したがっ−(クラッドあるい(
J蒸着等の場合はベース金属条(ごゲIj種金属を全面
被覆した後、しかもこれをプレスにより所定のパターン
形状に丁J抜き後、印刷、土ツヂング法により、異種金
属の不要部を除去りることが行イfわれる。
印)11]、エツチング法では、印刷及びエツチング上
程ど共に印11i ili M′ilの焼イζ1【ノさ
らに剥1/I置「稈が必要−Cあり、“′]−稈が複狸
となると共に、印刷に使用される4斜に6よるがマスク
が不完全Cあり、しかも印刷境界か不鮮明Cあることか
ら異種全屈の1法精1哀をシヒアに二Jン1〜【」−ポ
リ゛ることは一般に内肩1て゛ある。
このことから、出願人は先に特開昭57−99763 
?4公報に見られるように、アルミ蒸着あるいはアルミ
クララ1〜複合金属条についで同公報第4図のような機
械的マスク」エツチング法によりアルミ不要部を除去し
てり−1−ル−ムを製造づることを1;?桑しIζ。こ
の(幾1戒的マスクエツチング法は、印刷を省略C′さ
る右利な方法Cあるか、この場合リ−なわちプレスによ
り打抜き後ではアルミ必要部に当接されるマスク体にJ
、っては−しツチングの際土ツヂンク液がアルミ必要部
の0抜さ断「0t)シ<は側面を浸食し、その形状及び
=J法精度を悪くづる問題がある。
本発明の目的は、1−記問題を解消し、」−ツチンタの
際複合金属条に設けられた被覆金属層の必要部の断面も
しくは側面を侵食させることなくその形状及び(」法精
度を」−げることが−(さる1((械的ンスク」゛ツチ
ンク法による半導体用リードフレームの製j告力法をJ
if供りることにある。
?lなわら、本発明の要旨は、ベース金属条の一部bt
、<は全面に接合f[及び導電性を右りる被覆金属層を
設(〕だ複合金属条をプレスにより所定のパターン形状
に打抜き後、前記被覆金属層の不要部を1ツヂンク液に
より除去づ”るに際し、前記被覆金属層の必要部を耐桑
品性の軟Y+j弾性体からなるマスク体をもつ−C押圧
被覆し、このとぎマスク体の一部を露出した被覆金属層
の必要部の断面ししくは側面に食い込ませることを特徴
どりる#′B、j体用リードフレームの製造方法にある
本発明にJ3いC,耐桑品性の軟質弾性体としCは、例
えば゛シリコ−ンゴム、ナノ1−1ン、ポリ−[ブレン
1、軟質塩化ビニル等が使用される。これらは一種もし
く1.1故秤絹み合わ「て使用りることができる。
以−ト、本発明を図面に承り実施例にしたがってさらに
説明りる。。
第1図は“、厚さ0.25mm、幅30mmのFa −
4296N iに合金からなるベース金属条1の片側全
面に)Iルミをクラッドすることにより17さ0.01
mmの被覆金属層2を設り(なる複合金属条3の一部を
示すものCある。第2図は、前記複合金属条3をプレス
にJ:り所定のパターン形状5にfJ抜いた後状況を承
り。す4rわち、点線枠6内はリードフレームの半導体
装置としくのIjll能部υある。
/lは以後の固定におい(複合金属条3のイ)“l置決
めを行なうために設りられたビン孔である。
つぎに第33図は連続の機械的マスク土ツブーング装買
7を示し、この中にかかる腹合金属条3を7不詳列配億
して間欠移動により通過さU、夫々複合金属条3の肢習
金属Fj2の不要部にり・]りるエツヂングを行なう1
.この場合複合金属条3の移動間隔及びエツチング位置
の設定はビン孔4にもとづいて行われる。メi−ジ8上
にHH4された7木の複合金属条33は、ビン孔4にビ
ン9を設iiシさらに端面刀イド10をもっC位置決め
される。なJ5.11はマスク体、12は内部に−Vツ
ブングd々を満たした中空の13:乃至、13は噴oa
j1.I、1/lは1ツチンク液導入L1.15は土j
7−ジリンタである。1この機械的マスキング装置によ
る」−ツブング状況の概略を第1図により説明りるど、
土ツヂング液導入口14から送られた土ツチング液16
は中空のrig、方案17を満たし、jJl用1」13
を通っ(被覆金L・バ1ζ1の不要部18に衝突し、不
要部18をエツチング除去りる。このとぎ、マスク体1
1はシリコーンゴム11′及びテフロン11′を組み合
ねUだ耐循品↑([の軟質弾性体からなり、第5図のJ
、うに上ツヂングの進行とともに露出される被覆金属層
の必要部tIなわち機能部6 (1) 4J抜い及び−
1ニツヂング(こよる断面もしくは側面19に良い込む
ように押1+される。
このJ、うにりることによっC11−ツー1−ング液1
6による1幾能部6の断面もしくは側面19の侵食は防
止され、この結果第6図のように被覆金属層の機能部6
のみを=J払精度よろしく十分に残存さ’! 、jf’
1品YIfの部分被覆複合金属条からなるリードル−ム
を041Tスることがでさ゛た。
因みに、従来の機械的ンスク[ツブンク法Cは、マスク
体か剛体C(゛きCいることから、第7図のJ、うに被
覆金属h゛りの必要部の断面が1ツチング液(こより浸
食びれ、所望の形状及び・j?に精度を確保りることが
Cさイrい。
以上説明したJ、゛)に、本発明によれ+、r、機械的
ンスク土ツf−ングγ人にJ、る2F導1本月jす〜ト
ルシームの製造にLJ3いしマスク体どしく銅桑品性の
軟?i弾性体を用い、これを巧みに卯月りることから、
−Yツゾングの際り−1−フレーム累月の複合金L・へ
条に設Cノられ/J被を17−金1記層の必要部り4j
わら機f走?)ISのエツチング及び/゛レスにる断面
”b L <は側面を1ツブンク(1kにJ、り侵良さ
[!ることなく、したかっ−′C−1ツfング後の製品
の形状及び\」法精度を名しく白土さQ 、 F1′I
hr体用リートル−ムとしくの製品価値を高めることか
で′きる効果がある。
【図面の簡単な説明】
第1図(ま本発明の一実施例に係る複合令属条の一部斜
視図、第2図は同プレスに、J、リパターン形状に口抜
かれた複合金属条の一部正面図、第3図13L同連続機
械的マスク土ツブーンク装置のit面図、第4図は同i
’Ji続機械的マスク」−ツfング装置に、J、る[ツ
アング状況を示!J概略図、第一5)図は1111前記
々)4図の捜部拡人断面図、第6図は同」−ツブフグ後
の製品の断面図、第7図は従来例にかがる土ツ1ング後
の製品の断面図、Cある。 1:ペース金属条、2二被覆金属層、 J3:複合金属条、1):パターン形状、0:機能部、
7 : lKu械的マスク−1ツfンタ装買、1゛1;
マスク1本、13:噴0(口、1 (3: Lツブンク
液。

Claims (1)

    【特許請求の範囲】
  1. l\−ス金屈条の一7’ili b l、 <は全面に
    接合fノ[及び導電(’+4右りる被覆金属層を設けl
    ζ複合金属条をプレスにj、り所定のパターン形状にJ
    J抜さ後、前記披i’Q金属1〜の不要部をエツチング
    液により除去cJるに際し、前記被覆金属層の必要部を
    耐桑品スノ1の軟i:、’j 、ツii刊体からなるマ
    スク体をもつ−C押圧被覆(]、このどさVスタスクの
    一部を露出した被W)金属層の必敗部の萌面bb<は側
    面に良い込まUることを1211敦どりる半導体用リー
    トル〜l\の:歿j告/j?人 。
JP57160198A 1982-09-14 1982-09-14 半導体用リ−ドフレ−ムの製造方法 Granted JPS5948945A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57160198A JPS5948945A (ja) 1982-09-14 1982-09-14 半導体用リ−ドフレ−ムの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57160198A JPS5948945A (ja) 1982-09-14 1982-09-14 半導体用リ−ドフレ−ムの製造方法

Publications (2)

Publication Number Publication Date
JPS5948945A true JPS5948945A (ja) 1984-03-21
JPS6347345B2 JPS6347345B2 (ja) 1988-09-21

Family

ID=15709922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57160198A Granted JPS5948945A (ja) 1982-09-14 1982-09-14 半導体用リ−ドフレ−ムの製造方法

Country Status (1)

Country Link
JP (1) JPS5948945A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790048B2 (en) 2004-03-10 2010-09-07 S.O.I.Tec Silicon On Insulator Technologies Treatment of the working layer of a multilayer structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7790048B2 (en) 2004-03-10 2010-09-07 S.O.I.Tec Silicon On Insulator Technologies Treatment of the working layer of a multilayer structure

Also Published As

Publication number Publication date
JPS6347345B2 (ja) 1988-09-21

Similar Documents

Publication Publication Date Title
US5683943A (en) Process for etching a semiconductor lead frame
TWI766114B (zh) 蒸鍍遮罩用基材、蒸鍍遮罩用基材的製造方法、蒸鍍遮罩的製造方法及顯示裝置的製造方法
JPH0746681B2 (ja) X線ステッパー用マスクの製造方法
US5481798A (en) Etching method for forming a lead frame
US6008068A (en) Process for etching a semiconductor lead frame
JPS5948945A (ja) 半導体用リ−ドフレ−ムの製造方法
JPH0936084A (ja) パターン形成方法
JP2632456B2 (ja) リードフレームの製造方法
JP3440610B2 (ja) リードフレームの製造方法
JPS5948946A (ja) 半導体用リ−ドフレ−ムの製造方法
JPH07231062A (ja) リードフレームの加工方法
JPH0139655B2 (ja)
JP2743566B2 (ja) エッチングにより微細パターンを形成する方法
JP3136194B2 (ja) リードフレームの製造方法
JPS612156A (ja) フオトフアブリケーシヨン用マスクの製作方法
JPH11126859A (ja) リードフレームの製造方法
JPS6372889A (ja) リ−ドフレ−ムの製造方法
JPH07202098A (ja) リードフレームおよびその製造方法
JP3018216B2 (ja) リ−ドフレ−ムの製造方法
JPS5823466B2 (ja) ブブンメツキホウホウ
JPS63142660A (ja) リ−ドフレ−ムの製造方法
JPH04354153A (ja) リードフレームの製造方法
JPH08319584A (ja) エッチング部品の製造方法
JPH09316667A (ja) エッチング加工方法
JPS60211862A (ja) 半導体装置用リ−ドフレ−ムの製造方法