JPS594914B2 - 走査変換器 - Google Patents

Description

【発明の詳細な説明】 本発明は一般的には走査変換器、特に長い走査周期の並
列チャ木ル像型データの様式をＴＶ様式の単一チャネル
の短い走査周期のデータに変換するのに有用な走査変換
器にかゝわる。

フ５ 従来より公知の走査変換器＆Ａ通常、適用される
データについては少なくとも２つのフィールドの蓄積装
置を必要としているので、データについてのその時点に
おけるフィールドは前のものが走査変換されるにつれて
受信されそして蓄積される。

ノ０ デジタル技術がこの従来技術の方法を実施するた
めに使用される場合、非常に大きな容量の記憶装置が２
つのデータフィールドを蓄積するのに必要とされ、結果
的にその走査変換としては高価になる。従来の゛゛フィ
ールド−フィールド’’走査変換ノ５ 技術をアナログ
方式で実施するには光放出ダイオード、ビジコン、陰極
線管もしくは他の非固体状装置の組合せが利用されなけ
ればならない。上述□ＩＲ−のアナログ装置に関しては
、比較的価格が高い上にその非固体状性能においても信
頼性に問題がある。

データについての全フイールドが走査変換以前に蓄積さ
れなければならない従来Ｑ走査変換技術においてはその
データの印加と対応せる出力信号との間に実質的な時間
遅れが存在する。かＸる時間遅れは、例えば、ミサイル
に対する追跡システムのような多くの応用においては特
に好ましくないことである。依つて、本発明の目的は像
型データの様式を変換するための新しい改良された装置
を提供するにある。

本発明の別な目的は入力ゼータの多重並列路線すなわち
チャネルを単一チャネルデータに変換するための新しい
改良された走査変換器を提供するにある。

本発明の更に別な目的は、装置としての信頼性を増大さ
せそして処理時間を減少した、像型データを走査変換す
るための方法および装置を提供するにある。

本発明の更に別な目的は、信頼性のある固体回路と共に
容易に適用実施し得る手段によつて、第１の走査周期を
有する入力データの多重並列ラインすなわちチヤネルを
異なる走査周期を有する単一チヤネルデータに変換する
ための新しい改良された走査変換器を提供するにある。

本発明によれば、従来での６フイールドーフイールド゛
もしくばフレーム−フレーム１技術で要求される蓄積装
置の量を根本的に減少する新規な走査線毎（ライン−ラ
イン）に変換する技術的手段によつて、各々が第１の走
査周期を有する並列のチヤネルデータの組になつたライ
ンから成る第１のデータ群を各々が予め選ばれた走査周
期とチヤネル数とを有するデータのラインから成る第２
のデータ群に変換する装置を開示している。

ヌ、本発明は、デジタルシフトレジスターが並列チャネ
ル人力データの少なくとも２組のラインを蓄積するため
に用いられ、しかも第１のメモリー区間にはデータが蓄
積され、他方第２のメモリー区間から、読出しが実施さ
れるようなデジタル処理を含む広い範囲の応用に適して
いる。読出し中、蓄積されている各データラインは予め
決められた走査周期で所定の回数だけ再生される。本発
明の第２の実施例によると、メモリー区間を形成するの
に電荷結合型半導体装置を利用することによつて装置と
しての複雑さを大いに減少し、その結果、蓄積に先立つ
てのデータのアナログ−デジタル変換に対する要請や走
査変換器の出力段におけるデジタル・アナログ変換に対
する要請が除去される。

本発明の第３の実施例においては、蓄積レジスター毎に
端数走査線の入力データについての蓄積に対して対策が
施されているので、走査変換器の必要とされる蓄積容量
は他の実施例におけるよりも少なくて良い。

端数走査線に対しての蓄積は情報蓄積のために電荷結合
装置を用いている実施例においては特に重要で、大規模
集積回路構成におけるかＸる装置の歩留りはレジスター
当りの蓄積容器についての要請が減少するにつれて増大
する。データについての所定の標本が転送されなければ
ならない回数を減らす（レジスターの長さを短かくする
）ことにより、端数走査線を蓄積する方式が低い゛転送
能率゛を有する電荷結合装置の使用を可能にすると同時
に、処理する信号対雑音比を改善する。本発明の新規な
特徴、ならびに本発明自体は、添付図面を参照しての以
下の詳細なる記載から一層明瞭に理解されよう。

図中、同一或は類似の構成要素には同一のもしくは同類
の参照数字が与えられている。まず第１図を参照するに
、そこには赤外線像走査装置にて作り出されるような並
列チヤネルビデォ信号を標準のテレビジヨン監視装置に
よる表示に適する型式の単一チヤネルビデオに変換する
に特に適した本発明の１つの実施例がプロツク図におい
て示されている。

本発明は赤外線走査装置の応用に制限されてはおらず、
例えば、帯域幅減少テレビジヨンシステムのような大半
の走査変換器に対しても直かに適用できるものである点
を銘記されたい。第１図のシステムに印加されるデータ
様式は一時的に第２図を参照することで良く理解されよ
う。

第１図の実施例においては、印加されるビデオは２つの
赤外線検出器１０Ａおよび１０Ｂにて得られ、これらの
検出器ｌζ各々が視野の異なる水平線（検出器毎に）を
走査するように適用されている６０の能動走査面を有す
る赤外線（ＩＲ）走査器に一て光学的に走査されるもの
と仮定している。こＸから、その走査器は各々の走査フ
イールド内で検出器（１０Ａおよび１０Ｂ）の各々から
のＩＲビデオについて６０線を作り出すことになる。第
１のフイールド中における検出器の各々からの出力線は
奇数の附帯文字（例えば、Ａｌ，Ａ３，Ａ５およびＢｌ
，Ｂ３，Ｂ５）にて示され、第２のフィールドから生ず
るデータは偶数の附帯文字をもつて示される。走査器の
第１の鏡面がその検出器アレイを光学的に走査するにつ
れて、ビデオ出力ラインＡ１が検出器１０Ａにて作り出
され、そしてビデオ出力ラインＢ１が検出器１０Ｂにて
同時に作り出される。ビデオ出力ラインＡ１及びＢ１は
第１のデータ群タイプの１組の並列データラインを構成
する。この動作は最後の能動的走査が走査フィールドに
ついて完了されるまで同じ様に続行し、そして第１の鏡
面が、検出器１０Ａおよび１０Ｂのそれぞれから、出力
データラインＡ２およびＢ２を作り出すべく、第２のフ
ィールドの第１の走査期間に対して対にある検出器を光
学的に走査する。ビデオ出力ラインＡ２及びＢ２も、第
１のデータ群タイプの１組の並列データラインを構成す
る。例比ば６０の鏡面があるとすると、走査器からのフ
イールド当りについては１２０の能動的出力データライ
ンすなわ゛ち検出器当り６０ラインがある。前に指摘せ
る如く、第１図の実施例の目的は、走査器にて与えられ
るデータを標準のテレビジヨン監視装置に適合せる様式
に変換することである。

１走査器ライン周期は約２５４マイクロ秒（２つの走査
線から成る一検出器１０Ａおよび１０Ｂからの出力）に
等しい。

標準のテレビジヨンラィン周期の時間は約６３．５マイ
クロ秒である。第２図の２つの右手欄において示されて
いる如く、各各の水平走査線は、ＩＲ走査様式と出力テ
レビジヨン走査様式との間での正確な同期を維持しなが
ら、出力テレビジヨンビデオの２つの同じラインに変換
される。捜索器とＴＶ水平走査線周期との間における整
数関係は本発明の動作に対する一般化された要件ではな
いが、走査器線比率と出力ビデオ線比率との間における
整数関係は説明を明確化するためにこＸでは採一用され
ている。再度、第１図を主に参照するに、検出器１０Ａ
および１０Ｂ（第２図を参照）からの出力ビデオはアナ
ログ・デジタル（Ａ／Ｄ）変換器２０および２２のそれ
ぞれに供給され、そしてそれらの出力信号は入力側制御
論理ユニツト２４に印加される。

ユニツト２４は変換器２０および２２からデジタルメモ
リー装置２６への出力信号の適用を制御する。デジタル
メモリー装置２６Ｇζデジタル・アナログ変換器３０を
介して、出力側１１５１脚論理ユニツト２８に応答して
読出される。走査器（示されていない）からの水平およ
び垂直同期パルスは同期信号発生器３２に印加され、そ
の発生器３２はその同期パルスに応答して、出力線３４
，３６，３８および４０のそれぞれに、垂直および水平
テレビジヨン（ＴＶ）同期パルスと、出力Ｔ標本化率信
号と、そして走査器標本化率信号を与える。

走査器標本化率信号とテレビジヨン標本化率信号とは蓄
積／表示匍脚ユニツト４２に印加され、そのユニツト４
２はそれらの信号に応答してユニツト２４，２６および
２８に対する制御およびタイミング信号と更にデジタル
・アナログ（Ｄ／Ａ）変換器３０へのタイミング信号を
与える。同期およびブランキングパルス発生器４４はリ
ード線３４および３６に与えられる水平および垂直同期
パルスに応動して、同期加算器４６内でデジタル・アナ
ログ変換器３０からの出力ビデオと組合せられる複合の
同期およびブランキングパルス列を作り出し、同期加算
器は従来のテレビジヨン監視装置にて表示されるのに適
している複合の出力ビテオ（第１６図参照）を作り出し
ている。

第１図のシステムの動作は第２および第３図を参照する
ことで一層良く理解されよう。何故ならば、そこには、
走査器の第１の水平走査期間中においてビデオ走査線Ａ
，およびＢ１がデジタルメモリー２６の第１号レジスタ
ーおよび第２号レジスターのそれぞれに並列に蓄積され
ている状態が示されているためである。アナログ・デジ
タノ４喚およびメモリー２６へのデータの蓄積率は走査
器標本化率信号に応答して制御される。第２の水平走査
期間中に、データラインＡ３およびＢ３がメモリーユニ
ツト２６の並列の第３号および第４号レジスターのそれ
ぞれに順次蓄積される。この同じ期間中に、第１号レジ
スターは第３図において示されている様式に従つて順次
読出される。すなわち、第１のデータラインＡ１がテレ
ビジヨン走査周期すなわち６３．５マイクロ秒において
第１号レジスターから読出され、その後同じラインが２
回目にも読出される。レジスターは１回以上の読出しを
与えるべくデータを再循環させる。同陳にして、データ
Ｂ１は第２号レジスターから再び読出される。つまり、
第１のデータ群タイプの１組のデータライン、例えばＡ
１及びＢ１は、２５４マイクロ秒の走査周期（第１の時
間ベース）から６３．５マイクロ秒のテレビジヨン走査
周期（第２の時間ベース）へ時間圧縮される。時間圧縮
暑ζ走査器の走査周期のデータラインを並列レジスタに
蓄積し、そしてこれから蓄積データラインをテレビジヨ
ン走査周期で順次読み出すことにより行われる。組Ａ１
及びＢ１になつた蓄積データラインＡ，は、そのうちの
次のデータラインＢ１が第２の並列レジスタから順次読
出される前に、第１の並列レジスタ（それぞれの読出し
はＴＶ走査周期で行われる）から２回順次に読出される
。

次のデータラインＢ１も前のデータラインＡ１と同じ方
法で第２の並列レジスタから順次読出される。このよう
に時間圧縮された様式で一組の並列入力データラインＡ
，及びＢ，を表わす逐次読出されたデータは、第２のデ
ータ群のデータを構成する。第３の期間中、走査器デー
タラインＡ５およびＢ５はそれぞれ並列の第１号および
第２号レジスターに順次蓄積され、そこへラインＡ１お
よびＢ１前に蓄積されているデータは同時に捨てられる
。第３の期間中、データラインＡ３は、ラインＢ３と同
様にテレビジヨン走査周期で二度読出される。データを
走査器率でメモリー装置２６に読み込みをして前に蓄積
されている組合せでのデータラインを２度読出している
間に１つの組合せのデータラインを蓄積する前述のシー
ケンスは第１のフィールドを含む残りのデータ群に対し
て繰返される。同様なシーケンスが第２の走査フイール
ドを含むデータに対しても繰返されて第２図に示されて
いる走査変換されたＴＶ走査線を発生する。変換された
データが標準のテレビジヨン監視装置に印加される場合
、２つのフイールドからのデータが挿入されるように、
フイールド間における通常のインタレースが第２図の最
後の２つの欄のデータを重畳することに注意されたい。
こＸから、静止場面および第１図の走査変換器に対して
、その場面の各走査線は表示装置上での４つの隣接せる
、同−Ｑ走査線に変換されることになる。第４図には、
４つの並列チャネルの印加されたビデオデータを単一チ
ャネルの複合Ｔビデオに変換するのに適している本発明
による走査変換器が示されている。

４つの並列チャネルの印加された入力データを与えるの
に適している走査器は４つの検出器アレイと光学システ
ムとを持つ回転ドラム走査器であつて、そこでの光学シ
ステムは場合のＩＲ像を走査するドラム走査器の一組の
回転鏡面と関連して使用されている。

その回転ドラム走査器は全体で２１−７／８と等価な鏡
面を持ち、それらのうちの２０面が像を発生するために
使用されている。全体で４つの検出器アレイがあり、そ
の各々が各鏡面からのＩＲ走査線を発生するので、各フ
ィールド（ドラム走査器の１回転）については８０の能
動的１Ｒ走査線が、又各フレーム（鏡ドラム走査器の２
旋回）については１６０の能動的走査線がある。フィー
ルドーフイールドからのＲ走査線は特別な手段によりイ
ンターレース化される。ドラム走査器の隣接せる鏡面は
、ＩＲ像が鏡面間における８つの走査線にシフトされる
ように互いに傾斜されている。

フイールド１（奇数）にお買る１つの鏡面とフィールド
２（隅数）における１つの鏡面とで作り出される］Ｒ走
査線は前述のライン走査様式に対して第５図において示
されている。第５図において、文字Ａ，Ｂ，ＣおよびＤ
はデータチヤネル（Ｒ検出器アレイ）に対応し、そして
接尾数字１はフイールド１における第１の水平走査周期
（鏡ドラム面）に対応し、そして接尾数字２はフイール
ド２における第１の水平走査周期に対応している。第４
図の走査変換器はＩＲビデオの４つの並列チヤネルをテ
レビジヨン信号についてのＥＩＡＲＳｌ７Ｏ仕様書に合
致する単一チャネルの複合ＴＶビデオに変換する。

第５図には、フイールド１および２中における４つの検
出器の相対的機能位置ならびに走査変換器の出力におけ
るＴＶ走査線様式の相対的位置が示されている。第５図
においては、Ｒ走査線の各々が各Ｔフイールド中に３回
表示されており、その結果ＴＶ表示面上における像はＴ
Ｖフイールド当り２４０の能動走査線とＴＶフレーム当
り４８０の能動走査線とを含んでいるのが見られる。４
８Ｃおよび４８Ｄのそれぞれに印加され、そこにおいて
、その印加された信号がデジタル化される。

そのアナログ・デジタル変換器はタイミング制御ユニツ
ト５４から供給されるデータシフト（ＤＳ）およびアナ
ログ・デジタル回路（ＡＤＩ）信号にて制御される。ユ
ニツト５４は走査変換器の各種動作のタイミングを制御
しそして第７図に関連して以後詳細に記述されよう。走
査器（示されてない）内における検出器アレイの場所に
関連した物理的制約により、その検出器が互い違いにさ
れ（第５図参照）、そして第４図の実施例では、この係
数を補償するための手段が編入されることが時には必要
である。

例示されている実施例においては、検出器ＢおよびＤ（
第５図）からのビデオは３０，５マイクロ秒だけ検出器
ＡおよびＣからのビデオより進んでおり、そしてこの時
間ずれに対する補償が２つの８ビツト幅、１２ビツト長
さのレジスター５６および５８により実施されるものと
仮定している。レジスター５６および５８はＲ標本化時
間に等しい期間とＲデータ標本化率すなわち３９３．７
５ＫＨｚの繰返し率とを有するＤＳ信号にてクロツク匍
御される。アナログ・デジタノ４換器４８Ａおよび４８
Ｃからの出力信号とシフトレジスター５６および５８か
らの出力信号とはメモリー区間５０および５２に供給さ
れる。

これらメモリー区間の各々は人力データマルチプレクサ
ー、出力データ復号ユニツト、４つの８Ｘ２５６ビット
シフトレジスタ一、および従来型の再循環回路（示され
ていない）から成つている。メモリー区間５０および５
２はタイミング制御ユニツト５４から供給される複合の
クロツク信号ＣＰＡおよびＣＰＤのそれぞれにてクロツ
ク制御される。そのクロツクパルスは、データが各１Ｒ
走査線の中央２５６ビットからそのメモリー区間に蓄積
されるようにゲート切換られる。各１Ｒ走査線は約３０
０負荷クロツクパルスに等しい周期を有している。人力
１Ｒビデオのメモリー区間５０および５２への導入は制
御信号百およびＢのそれぞれに応答してそれぞれの人力
マルチプレクサーユニツトにて制御される。

ＩＲビデオ信号はメモリー区間の１つに読み込まれ、前
のＲ水平走査期間からのデータは第５および第６図に示
されている様式に従つて別なメモリー区間から読出され
る。メモリー区間５０および５２の出力復号器ユニツト
はタイミング制御ユニツト５４にて発生されそして並列
にして多重リード線（単一ケーブルとして示されている
）上に与えられる信号Ｍ，，Ｍ２，Ｍ３およびＭ４にて
制御される。メモリー区間の出力復号器ユニツトは１２
サイクルの出力期間の計数を決定するように信号Ｍｌ，
Ｍ２，Ｍ３およびＭ４に応動する。例えば、始めの３つ
の計数中に第１号レジスターが読出され、次の３つの計
数中に第２号レジスターが、更に引続く３つの計数中に
第３号レジスターが、そして最後の３つの計数中に第４
号レジスターがそれぞれ読出される。別な動作サイクル
中、第５、第６、第７および第８号レジスターが同様に
して読出される。メモリー区間５０および５２の１つの
動作シーケンスは次の通りである。

信号ＢおよびＢに応答して奇数表示されたＲ水平期間中
には、ＩＲデータがメモリー区間５０に負荷され、そし
て偶数指定されたＩＲ水平走査期間中にはメモリー区間
５２に負荷される。偶数指定された走査期間中には、メ
モリー区間５０が４．７２５ＭＨｚのテレビジヨンデー
タ率で読出されそしてそのデータはそのメモリー区間内
に設けられている従来型の再循環回路（示されていない
）により再循環される。同様にして、奇数指定されたＩ
Ｒ水平走査期間中にデータがメモリー区問５０に書き込
まれるとき、データは同時に循環されそしてメモリー区
間５２から読出される。出力制御ユニツト６０はタイミ
ング制御ユニツト５４から供給される制御信号Ｂに応動
し、その結果、メモリＨス間５０の出力復号器からのデ
ータは偶数指定されたＩＲ水平走査期間中にデジタル・
アナログ変換器６２に供給され、そしてメモリー区間５
２の復号器からの出力データが奇数指定された１Ｒ水平
走査期間中に出力制御ユニツト６０を介して連結される
。パルス発生器６４にて作り出されるブランキングおよ
び同期信号は標準のＴＶ様式における複合の走査変換さ
れたビデオを形成すべく、加辞器６６において、デジタ
ル．アナログ変換器６２からの出力信号と組合される。
第４図のタイミング′ＩＯｌｍ回路の詳細が第７図にお
いて示されている。

ユニツト５４はＩＲ走査器（示されていない）からそこ
に印加される３つのデジタルタイミング信号に応動する
。これらの入力信号はＩＲ垂直同期（ＩＲＶＳ）信号、
ＩＲ水平同期（ＩＲＨＳ）信号、およびジャィロ・ピツ
クオフ出力（ＧＰＯ）信号である。ＩＲＶＳ信号はＩＲ
鏡ドラム走査器の第１の鏡面の前縁において発生しそし
て第８図に例示されている。ＩＲＨＳ信号はドラム走査
器の鏡面の各々の前縁で発生しそして第９図に例示され
ている。ＧＰＯ信号は光学的ピツクオフと関連して鏡ド
ラム走査器の回転子上に設けられているレティクルすな
わち十字線（示されていない）にて作り出され、そして
Ｔ水平周波数（３１．５ＫＨｚ）の２倍で信号を発生す
る（第１０図を参照）。第７図の上の部分において示さ
れている如く、ＧＰＯ信号（３１．５ＫＨｚ）は分割器
７０内で２で分割され、位相ロツクされたループ７２は
４．７２５ＭＨｚ電圧制御発振器の位相を分割器７０か
らの１５．７５０ＫＨｚ出力信号にロツクする。

位相ロツクされたループ７２は在来の位相ロツクされた
ループの構成で配列されている位相検出器７４、ループ
フイルター７６、電圧制御発振器７８および分割器８０
から成つている。分割器７０は第７図の下側中央部分に
おいて示されている単安定マルチパイプレーダーすなわ
ちワンシヨツト（０／Ｓ）パイプレーダー８２にて発生
されるマスターリセツト（ＭＲ）信号にてりセツトされ
る。

ワンショットマルチパイプレーダー８２はＩＲ垂直同期
パルス（ＲＶＳ）を２で割る分割器８４からの出力信号
により制御される。１ＲＶＳ同期パルスはまたフイール
ドリセツト信号（ＦＲ）を与えるべくワンショットマル
チパイプレーダー８３に印加される。

マスターリセットパルスは、ＩＲインターレース同期信
号（第８図参照）の前縁において発生されそしてフイー
ルド１の上部左手隅を規定する。フイールドリセツトパ
ルス（第８図を参照）は各フィールドの始めにおいて発
生される。第７図の上部右手部分において示されている
如く、分割器８６、ＴＶ走査線復号器８８および再循環
発生器９０は再循環クロツク信号ＣＲを作り出すべく作
動的に連結されている。

第１０図において例示されている如く、ＴＶ走査線復号
器８８は１５．７５０ＫＨｚの１Ｆ”゜信号の中央５４
．２マイクロ秒期間中に再循環発生器９０をゲート切換
えし、そしてＴ走査線復号器切換期間中に、２．３６２
５ＭＨｚのクロツクパルスが発生器９０を通して通過さ
れる。

ＣＯ７８からの４．７２５ＭＨｚ出力パルス（ＣＨ）は
、アナログ・デジタル開始（ＡＤＩ）信号、データシフ
ト（ＤＳ）信号、負荷クロツク（ＣＬ）信号および負荷
（Ｌ）信号を作り出すべく、分割器ユニツト９２，９４
および９６、復号器ユニツト９８、そしてＩＲ走査線復
号器ユニツト１００により処理される。

（第９および第１３図を参照）前述の如く、ＡＤＩ信号
（第１３図参照）はアナログ・デジタル変換器４８の変
換動作を開始させ、そしてＤＳ信号はＩＲ標本化時間に
等しい標本化間隔を有していてそして約１０６ナノ秒（
クロツクパルスの半分）だけＡＤＩ信号より先行してい
る。

第９図において示されている如く、Ｌパルスはデータ負
荷付け期間の中央６５０．２４マイクロ秒間隔を規定し
ている。論理制御信号“Ａ”は印加されたＩＲＨＳ信号
からエレメント１０２および１０４を介して与えられ、
そしてエレメント１０４はワンショットマルチパイプレ
ーダー８２からのマスターリセツト信号にてりセツトさ
れる。第９図において示されている如く、６Ａ゛匍脚信
号は１っおきのＩＲ水平走査期間中は真である。メモリ
ー区間５０および５２のそれぞれに対するクロツクパル
スＣＰＡおよびＣＰＢは第７図において示されている論
理式に従つてシフトレジスタークロツク発生器１０６に
て作り出される。

メモリー区間５０および５２はそこに印加されるクロツ
ク作動パルスの割合の２倍で内部的にクロツク作動され
るので、複合ク白ツクパルスの負荷付け（ＣＬ）および
再循環（ＣＲ）比は１９６．８７５ＫＭｚおよび２．３
６２５ＭＨｚのそれぞれにある〜すなわち、換言するに
、その印加された複合クロックパルスの割合はＩＲデー
タ負荷付け率の半分およびＴ様式読出し率の半分である
。

第７図の中央右手部分において示されている如く、分割
器ユニツ口０８および１１０はメモリー区間５０および
５２の入力マルチプレクサーを制御するＢ信号（第１２
図参照）および百信号を作り出すべく分割器８０からの
信号“Ｆ”に応動する。

又、ユニツト１０８はメモリー区間の出力復号器の動作
を制御する制御信号Ｍｌ，Ｍ２，Ｍ３およびＭ４を作り
出す。分割器１０８および１１０はワンショットマルチ
パイプレーダー８３にて作られるフイールドリセツト信
号にてりセツトされる。出力制御ユニツト６０は出力選
択スイツチ１１２、１．５線遅延装置１１４、スイツチ
１１６およびバツフアーレジスタ一１１８を含むものと
して第１４図において一層詳細に示されている。

メモリー区間５０および５２からの出力信号は信号゛Ｂ
”（第１１図を参照）の制御の下で、第６図の様式に従
つてスィツチ１１２を介して選択的に連結される。第１
１図の実施例において、フィールド１からフイールド２
への変化は、コヒーレントな出力データを得るために一
番新しい再循環期間の終る前に１．５ＴＶ走査線を発生
させると云う事実により、１．５線遅延はフィールド２
中におけるデータに加えられる。第１４図において示さ
れている如く、この遅延装置は信号ＣＲにより同期され
る８Ｘ３６４ビツトシフトレジスタ一から成つている。
ユニツト１１４の出力における遅延された信号ならびに
通路１２０に沿つて印加される遅延されない信号はＩＲ
インターレース信号（第７図および第１６図を参照）に
て制御されるスィツチ１１６に供給される。各フレーム
の第１のフイールド中、通路１２０からの遅延されない
データは１１６を介して出力バツフアレジスタ一１１８
に連結され、そして各フレームの第２のフィールド沖、
ユニツト１１４からの遅延されたデータがバツフアレジ
スタ一に与えられる。第１５図には第４図のブランキン
グおよび同期パルス発生器６４の詳細図が示されており
、参照数字は第１５図のユニツトにて作り出される各種
信号の波形を抽出している第１６および第１７図に関連
して付与されている。

ＧＰＯ信号（第１０図参照）は分割器１２２（第１５図
）内で係数２で分割され、そしてそこからの出力信号は
水平ブランキング信号発生器１２３と水平同期信号発生
器１２４を同期させるために用いられる。ＧＰＯ信号は
また等化パルス発生器１２５を同期させるために使用さ
れる。分割器１２６内で係数５２５で分割された後のＧ
ＰＯ信号は垂直ブランキング信号発生器１２７を同期さ
せるために使用される。分割器１２６からの出力信号は
またＴＶ垂直同期信号として用いられる。水平ブランキ
ング信号発生器１２３および垂直ブランキング発生器１
２７からのブランキングパルスは０Ｒゲート１２８にお
いて組合され、そして水平同期パルスに沿つたそれから
の出力信号、等化パルスおよびＴＶ垂直同期パルスは複
合同期信号発生器１２９内で組合されその出力に複合の
同期信号を形成する。その複合の同期信号は加算器６６
の出力に複合ビデオを形成すべくデジタル・アナログ変
換器６２からのビデオ信号と組合される。第１８図には
、デジタルに代つて固体アナログ技術に適応した本発明
の実施例のプロツク図が示されている。

この実施例に対して、印加されるビデオと出力走査変換
された（ＴＶ走査線様式）データは第１図の実施例によ
り処理されそして第２図において示されているのと同じ
である。しかしながら、第１８図の実施例は、ビデオ蓄
積と変換に対していわゆる゛電荷転送／蓄積”の原理を
利用している。この実施例では、アナログ・デジタルお
よびデジタル・アナログ変換が必要とされない限り、価
格の低減化が達成される。又、第１８図のアナログ方式
を用いれば、゛電荷転送／蓄積・・回路はビデオエレメ
ントに付き２つのトランジスターと２つのコンデンサー
のみを必要とするだけで、しかもそれらの成分はデスク
リードもしくは巣積回路のいづれにても実施できると云
う点で、各ビデオエレメントを蓄積するに必要とされる
回路は少なくて良い。別なものと対比すると、デジタル
方式は、例えば、各ビデオエレメントに対して８ビツト
の蓄積装置を必要とする。例えば光放出ダイオード、ピ
ジコン、陰極線管、もしくは走査変換器管のような従来
のアナログ変換技術と比較して、第１８図の実施例は信
頼性を増し、寸法的に小型となり、軽量でしかも多くの
場合において低価格となる。第１８図の実施例において
、デユアルチヤネル並列供給されたデータはデユアルチ
ヤネルスイツチ１３２或は１３４を通して１組の電荷転
送／蓄積レジスターに選択可能に負荷され、他方、別な
組合せのレジスターがデユアルチヤネルスイツチ１３６
もしくは１３８および０Ｒゲート１４０を介して読出さ
れる。

負荷付け動作は走査器標本化率発生器１４２によつて制
御され、同期され、そしてその読出し動作はＴＶ標本化
率発生器１４４により制御されそして同期される。両発
生器１４２および１４４は制御論理ユニツト１４６にて
与えられる信号に応答して制御される。同期およびブラ
ンキング発生器１４８は水平および垂直同期パルスなら
びにビデオブランキングパルスを同期加算器１５０に与
える。加算器１５０では、複合の出力ビデオを形成すべ
く０Ｒゲート１４０を介して印加される出力ビテオと発
生器１４８からの出力信号とを総合する。第１８図の走
査変換器の負荷付けおよび読出し動作のタイミングは第
２図および第３図において示され、第１図の実施例に関
連して前に論議されたのと同じである。

４つのスイツチと電荷転送／蓄積レジスターに対する特
定なゲート切換信号と標本化信号の履行は第４図の実施
例に関連して前に詳細に論議されている同様なタイミン
グおよびゲート切換機能からして当業者においては明ら
かである。

第１８図の走査変換器の動作を説明する。

フィールド１の始めにおいて、走査器（示されていない
）はビデオラインＡ１およびＢ１を発生し、そして制御
論理ユニツト１４６は走査器標本化率発生器１４２をス
ィツチＡと第１号および第２号レジスターとに接続する
。ビデオラインＡ１は標本化されそして順次第１号レジ
スターに供給され、ビデオラインＢ１は標本化されそし
て、順次第２号レジスターに供給され、その際、これら
２つの動作は同時に行われる。第１号および第２号レジ
スターは互に並列と考える。標本の各々（１ビデオライ
ンの１ビデオエレメント）がレジスターに蓄積され看の
で、”前に蓄積されたビデオエレメントは１エレメント
だげライン下方”へシフトされる。電荷転送／蓄積レジ
スターは、走査器標本化率発生器かもしくはＴＶ標本化
率発生器のいづれかの周波数で動作するスイツチにより
相互接続されているコンデンサーＱ縦続接続から形成さ
れる。

走査器標本化率は第４図の実施例の負荷クロツクパルス
ＣＬの割合に相当し、他方、ＴＶ標本化率信号は再循環
クロツクパルスＣＲの比率に相当することに注意され度
い。電荷転送／蓄積レジスターにおいて、新しいビデオ
エレメントは、そこに存在するビデオエレメントが完全
に除去される前にコンデンサーに蓄えられるので、実際
には全コンデンサーのうちの半分だけがビデオ信号を何
等かの１つの時期に蓄積する。例えば、もしもビデオエ
レメントが偶数指定のコンデンサーに蓄積されそして奇
数指定のコンデンサーが空であるとすると、そのビデオ
データエレメントは隣接せる奇数指定のコンデンサーに
転送されることになり、その際の奇数および偶数指定さ
れたコンデンサーに対するスイツチ（示されていない）
は標本化周期位相差の半分でもつて駆動される。電荷転
送／蓄積装置の原理と構造についての詳細な説明は１９
７０年４月に発行されだベノいシステム・技術ジャーナ
ル”◇窮５８７〜５９３頁において゛電荷結合型半導体
装置”と云う題の論文と、更に１９６９年６月発行の゛
ＩＥＥＥジャーナル゛の第１３１〜１３６、頁における
論文において示されているので、こｋでは割愛する。第
１８図の走査変換器の動作についての説明を続けるに、
水平走査線Ａ３およびＢ３（第２図およ？第３図を参照
）の始、めにおいて、制御論理ユニツト１４６は走査器
標本化率発生器１４２をスィツチ１３４とそして第３号
および第４号レジスターとに接続する。

これらのレジスターは互に並列と考える。又、この期間
中、ＴＶ標本化率発生器１４４はスイツチ１３６と第１
号および第２号レジスターとに接続される。こ匁で、ビ
デオラインＡ３が標本化されてそして第３号レジスター
に順次供給され、更にビデオラインＢ３が標本化されそ
して第４号レジスタ峨順次供給される一方、前に第１号
および第２号レジスターに蓄積されたビデオが読出され
る。第１８図の実施例におけるビデオの読出しは単一チ
ャネル、直列方式において行われ、レジスターの各々は
ＴＶ標本化率発生器の周波数において二度読出される。
第２の読出し動作は、第１の読出し期間中に、その出力
信号を入力に送り戻すことによつて達成され、第１８図
の実施例において、この動作はレジスターの内部にお℃
・て実施されるものとして図には示されていない。第１
号レジスターの第２の読出し後に、第２号レジスターが
Ｔ標本化率発生器の周波数で二回読出される。それ故、
第２の水平走査線期間中、ビデオＡ３およびＢ３の２つ
の並列チヤネルが第３号および第４号レジスターに蓄積
される一方、走査線Ａ１は２つの出力Ｔ走査線に変換さ
れそして走査線Ｂ１は２つの出力ＴＶ走査線に変換され
る。このプロセスは、走査器ビデオの２つの並列チャネ
ルが４倍高い水平走査線率を有する複合ビデオの単一チ
ャネルに変形されるように各捜索器フィールドにおける
すべてのビデオラィンに対して続けられる。第１９図は
、レジスター当りのデータ蓄積装置の長さとその蓄積レ
ジスターへの又はそれからの信号を連通させる方法が前
述の実施例とは異なる本発明による更に別な実施例を示
している。

例えば、第１図の実施例において、メモリ−２６の各蓄
積レジスターは全走査線の蓄積に対する容量を有してお
り、他方、第１９図の実施例において、メモリーユニツ
ト２６′の各蓄積レジスターは半分だけ９走査線の蓄積
に対する容量を有しており、そして６つのかＸる半走査
線蓄積レジスターが利用されている。第１９図の実施例
において、走査変換器に供給されるデータおよびそこか
らの出力データは第２図において例示されそして第１図
の実施例に関連して前に論述されたのと同じである。

又、第１９図において示されているエレメントの動作は
、第２０図におけるタイミング図において例示されてい
る蓄積および読出しタイミングにおける変更により必要
とされる修正を除いて、第１図に関して前述の対応せる
エレメントと同じかもしくは類似である。第２０図にお
いて適用されている記号の意味は次の通りである。すな
わち、゛Ａ”゜は検出器アレイＡにて作り出されるビデ
オ、゛ゝＢ′５は検出器Ｂにて与えられるビデオ、゛Ａ
１゛は第１の水平走査期間中における検出器Ａからのビ
デオラインの初めの半分、゛Ａ１”は第２の走査期間中
における検出器Ａからのビデオの第２の半分、゛Ｂ１゛
は第１の水平走査期間中における検出器Ｂからのビデオ
ラィンの初めの半分、そして“Ｂ１″は第１の水平走査
期間中における走査検出器Ｂからのビデオの第２半分を
表わしている。第１９図にお（・て示されている如く、
メモリー区間２６′の蓄積は、各レジスターが１走査線
の人カビデオの半分を順次蓄える容量を有し、かつ並列
の６つの同じ蓄積レジスターによつて実施される。

第１の水平走査の前半中、２つの走査線Ａ１およびＢ］
（１／２線）からのビデオは第１号および第２号レジ
スターに蓄積され、その走査期間の後半中、走査線Ａ１
およびＢ１からのビデオは第３号および第４号レジスタ
ーに蓄積される。第２の水平走査期間の前半中に、２つ
の走査線Ａ２およびＢ２からのビデオが第５号および第
６号レジスターに蓄積される。第２の捜索器走査期間の
前半中に、走査線Ａ１は第１号レジスターから読出され
、引続いて走渣線Ａ，は第３号レジスターから読出され
、その後走査線ビデオＡ，が再度第１号レジスターから
読出され、そして走査線Ａ，が第２回目として第３号レ
ジスターから読出される。第２の水平走査期間の後半に
は、２つの走査線Ａ２およびＢ２からのビデオが第１号
および第３号レジスターにそれぞれ蓄積され、同時に、
走査線Ｂ１が第２号レジスターから読出され、引続いて
、走査線Ｇが第４号レジスターから、走査線Ｗが第２回
目として第２号レジスターから、そして走査線酊が第２
回目として第４号レジスターからそれぞれ読出される。
上述のシーケンスは引続く水平走査期間まで続行し、そ
の結果、ビデオは常に２つの蓄積レジスターに書き込ま
れる一方、ＴＶ様式にある走査変換されたビデオは２つ
の異なる蓄漬レジスターから読出される。第１９図の実
施ダ吋ビデオ蓄積について３つの全走査線のみで間に合
うという利点がある（各々が１／２走査線蓄積容量を有
する６つのレジスター）。

入第１９図の実施例は第１８図の実施例に関して前に論
議されたアナログ゛電荷転送／蓄積゜゛レジスター構成
による実施に直かに適用し得ることにも注意されたい。
端数走査線蓄積方式は大規模集積型電荷転送／蓄積レジ
スターを利用している応用では特に有利である。何故な
らばかＸる装置の生産率はレジスター当りの蓄積要件が
減少されるにつれて実質的に増大するためである。又、
所定の標本テータを転送する回数を減らすことにより（
レジスターの長さが短かくなる）、端数走査線蓄積方式
は低い゛転送能率ゝを有する電荷転送／蓄積装置の使用
を許容すると同時に処理する信号対雑音比を改善する。
第１９図の実施例から生ずる蓄積装置における減少は、
メモリーユニツト２６／からのデータを入力から出力に
移送するのに必要とする回路の複雑さを増すことによつ
てある範囲までは埋め合せることができることを銘記さ
れたい。

しかしながら、端数走査線蓄積方式にて与えられる回路
の歩留りと処理能率とについての如上の利点仄もしも第
１９図の実施例にて与えられる蓄積装置の量についての
減少を犠牲にするとすると、連通回路の複雑さを幾分か
増すことによつて実現される。例えば、第１８図の実施
例において、レジスターの各各は標準の多重化技術が採
用されている２つの（もしくはそれ以上の）端数走査線
レジスターにより実施されることになり、その結果、端
数走査線レジスターが単一の全走査線レジスターと同じ
働らきをする。かＸる実施例においては、走査器データ
の線の前半が第１の端数走査線レジスターに直列に負荷
されることになり、その後、データ線の後半が第２の端
数走査線レジスターに導入される。読出し中、２つの端
数走査線レジスターが順次に走査されることになる。本
発明が幾つかの実施例に基ずいて記述されてはいるけれ
ども、当業者においては本発明の精神およびその範囲か
ら逸脱することなく幾多の変更および修正が可能であろ
うことは理解されよう。

例えば、水平走査期間間で実質的な“死時間”を有する
応用において、そのデータ伝送配列は、蓄積レジスター
の半分（或は予め決められた割合）が走査器データを受
信するように作用し、そして他のレジスターがデータを
読出すのに利用され、そして受信および読出しレジスタ
ー間におけるデータ転送が水平走査死期間中に達成され
るように、改良されても良い。第１図の゛システムにお
いて、チヤネルＡおよびＢのデータはその走査期間内で
第１号および第３号レジスターにそれぞれ負荷されてそ
して水平死時間中に第２号および第４号レジスターのそ
れぞれに（並列にかもしくは直列に）転送されることに
なる。次の水平走査期間中に、第１号および第３号レジ
スターは新しいデータでもつて負荷され、前Ｑ走査期間
からのデータＧ埋２図の表示様式に従つて第２号および
第４号レジスターから読出される。データ伝送方式につ
いての別の変更例としては、前述の各種技術の組合せを
含んでいる。

第１図の実施例に関しての１つのかかる方式としては、
能動的な水平走査期間中にチヤネルＡおよびＢの走査器
データを第１号および第２号レジスターに蓄積すること
を含んでいる。水平死期間中に、第１号レジスターから
のデータは予め選ばれた回数読出されそして第２号レジ
スターからのデータは第３号レジスターに転送される。
次の水平走査期間中、チヤネルＡおよびＢデータの次の
線が第１号および第２号レジスターにそれぞれ蓄積され
、他方、第３号レジスターは予め選ばれた回数だけ読出
される。この方式においては、低い走査能率（長い死期
間）が第１〜第３号レジスターでもつての十分な蓄積を
可能にするので、第１図に示されている第４番目のレジ
スターを必要としない。本発明の別な変更としては、並
列チヤネル出力データが与えられるようにメモリー読出
しＴｌｆｌ磨論理ユニツトを実施するにある。並列チャ
ネル出力データ方式は例えば多重電子銃陰極線管或は並
列チャネル液晶表示ユニツトのような応用に対して望ま
しい。第１図のシステムに対するかＸる並列出力チャネ
ル構成は１つの処理期間で並列列に読出される第１号お
よび第２号レジスターと、そして別な処理期間で並列に
読出される第３号および第４号レジスターとを持つこと
になる。こＸから、本発明は印加されたデータは予め選
ばれた走査期間ベースと出力チャネル数とを有する出力
データに変換するシステムとして実施されるｏメモリー
区間は、レジスターが１つの処理期間中にゼータで負荷
されそして次の処理期間中に読出されるか、もしくは１
つの組合せにあるレジスターがデータを受信するように
作動しそして第２の組合にあるレジスターがデータ読出
しに対して使用され、そこでの受信および読出しレジス
ター間におけるデータが直列かもしくは並列に転送され
るように実施される。

ヌ、別なメモリー区間としてはすぐ上で述べたレジスタ
ー構成の組合せも可能である。本発明の別な変更には次
に記すパラメータもしくは特色のいづれかに対する変更
をも含んでいる。

すなわち；人力ビデオと走査変換された出力ビデオとの
間におけるフイールドおよびフレーム率：人カチヤネル
の数：出力チヤネルの数：蓄積レジスターの数：サブレ
ジスタ一（全線に対する端数もしくはそれ以上）当りの
蓄積装置の長さ；入力データを蓄積レジスターに入れる
方法；蓄積レジスターの入力対出力速度：蓄積装置の種
類（例えば、アナログ、デジタル、磁気的）；人力デー
タすなわちＴＶの型式（白黒、或はカラー）：Ｒもしく
はレーダー：人力走査線数に同一な出力走査線の数；入
力データの割合と同じ出力データの割合：もしくは如上
のものＸ組合せ。以上、本発明によれば、第１の走査周
期を有する連続的に印加される組になつた走査線の並列
チヤネルデータからなる第１のデータ群を異なる第２の
走査周期を有する走査線の単一のチャネルデータへ変換
するに際して、並列チヤネルデータを並列メモリレジス
タから成る１対のメモリ区間の交互のものへ蓄積しつつ
、直前に既に蓄積された別の交互のものから第２走査周
期で連続的に読み出しをすることにより、メモリ容量を
大巾に消減できるだけでなく変換時間も大巾に短縮され
る。

さらに、第２の走査周期が第１の走査周期の整数分の１
であることにより、遅延素子等タイミング調整回路が不
要となり、誤差の無い時間圧縮された単一チヤネルデー
タが得られ、動作の信頼性も向上する。

【図面の簡単な説明】

第１図は本発明による走査変換器のプロツク図、第２図
は第１図に示されている走査変換器の入出力データのビ
デオライン様式を抽出せる図、第３図は第１図に示され
ている走査変換器に対するタイミング図、第４図は本発
明による走査変換器の第２の実施例のプロツク図、第５
図は第４図の走査変換器の入出力データのビデオライン
様式を抽出している図、第６図は第４図の走査変換器に
対するタイミング図、第７図は第４図において示されて
いるタイミング制御ユニツトのプロツク図、第８図〜第
１３図は第４図の走査変換器の動作を理解する際に有用
な制御信号およびタイミング信号の波形図、第１４図は
第４図において示されている出力制御ユニツトのプロツ
ク図、第１５図は第４図に示されているブランキングお
よび同期信号発生器のプロツク図、第１６および第１７
図は第１５図のブランキングおよび同期信号発生器の動
作を理解する際に有用な信号振幅時間の波形図、第１８
図は電荷転送／蓄積レジスターが利用されている本発明
による走査変換器の別な実施例のフロツク図、第１９図
はレジスター毎に端数ビデオライン蓄積が実施されてい
る本発明による走査変換器の別な実施例のプロツク図、
そして第２０図は第１９図に示されている走査変換器の
ためのタイミング図である。 なお図中、主な構成要素と参照数字との関係は以下Ｑ通
りである。１０：赤外線検出器、２０，２２：Ａ／Ｄ変
換器、２４：制御論理ユニツト、２６：デジタルメモリ
一装置、２８：Ｆｂｌ？論理ユニツト、３０：Ｄ／Ａ変
換器、３２：同期信号発生器、３４，３６，３８，４０
：出力線、４２：蓄積／表示制御ユニツト、４４：同期
およびブランキングパルス発生器、４６：同期加算器、
４８：Ａ／Ｄ変換器、５０，５２：メモリ一区間、５４
：タイミングＦｂｌ脚ユニツト、５６，５８：レジスタ
一、６０：出力制御ユニツト、６２：Ｄ／Ａ変換器、６
４：ブランキングおよびパルス発生器、６６：加算器、
７０：分割器、７２：位相ロツクされたループ、７４：
位相検出器、７６：ループフイルター７８：電圧制御発
振器、８０：分割器、８２，８３：ワンシヨット、８４
，８６：分割器ユニツト、８８：ＴＶ線復号器、９０：
再循環発生器、９２，９４，９６：分割器ユニツト、９
８：復号器ユニツト、１００：ＩＲ線復号器ユニツト、
１０２，１０４：エレメント（０／Ｓ）、１０６：クロ
ツク発生器、１０８，１１０：分割器ユニツト、１１２
：出力選択スイツチ、１１４：１．５線遅延装置、１１
６：スイツチ、１１８：バツフアレジスタ一、１２０：
通路、１２２：分割器、１２３：水平ブランキング信号
発生器、１２４：水平同期信号発生器、１２５：等化パ
ルス発生器、１２７：垂直ブランキング発生器、１２８
：０Ｒゲート、１２９：複合同期信号発生器、１３２，
１３４，１３６，１３８：デユアルチャネルスイッチ、
１４０：０Ｒゲート、１４２：走査器標本化率発生器、
１４４：ＴＶ標本化率発生器、１４６：Ｆｂｌ脚論理ユ
ニツト、１４８：同期およびブランキング信号発生器、
１５０：同期加算器。

Claims (1)

【特許請求の範囲】
1. １ 各々が第１の走査周期を有する連続的に印加される
   組になつた走査線の並列チャネルデータからなる第１の
   データ群を、各々がその対応する第１のデータ群と同じ
   情報内容を含み且つ前記第１の走査周期とは異なる第２
   の走査周期を有する走査線の単一のチャネルデータから
   なつている第２のデータ群へ変換する走査変換器におい
   て、それぞれのメモリ区間が全走査線又は半分走査線の
   並列チャネルデータを蓄積する複数の並列メモリレジス
   タから成る１対のメモリ区間と、前記第１の走査周期に
   等しい１処理期間中に並列に加えられる各組の走査線の
   並列チャネルデータが、順次の処理期間中前記１対のメ
   モリ区間の交互のものへ蓄積されるように、前記１対の
   メモリ区間への前記第１のデータ群の蓄積を制御する蓄
   積制御回路と、１処理期間、次に加えられる組になつた
   走査線の並列チャネルデータが前記一対のメモリ区間の
   交互のものへ前記蓄積が行われるのと同時に、直前の処
   理期間中に組になつた走査線の並列チャネルデータが蓄
   積されている別の交互のものから、前記第１の走査周期
   の整数分の１の第２の走査周期で複数回単一チャネルデ
   ータとして連続的に読出しを行わせる出力制御回路とを
   具備することにより、前記メモリ区間から読出され、か
   つ前記第１のデータ群に対応する前記単一チャネルデー
   タが、前記第２のデータ群を形成することを特徴とする
   走査変換器。