JPS5950634A - ステレオ復調回路 - Google Patents

ステレオ復調回路

Info

Publication number
JPS5950634A
JPS5950634A JP16114882A JP16114882A JPS5950634A JP S5950634 A JPS5950634 A JP S5950634A JP 16114882 A JP16114882 A JP 16114882A JP 16114882 A JP16114882 A JP 16114882A JP S5950634 A JPS5950634 A JP S5950634A
Authority
JP
Japan
Prior art keywords
signal
circuit
voltage
current
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16114882A
Other languages
English (en)
Inventor
Shinichi Shioda
真市 塩田
Toru Kurita
栗田 徹
Masaru Hasegawa
賢 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16114882A priority Critical patent/JPS5950634A/ja
Publication of JPS5950634A publication Critical patent/JPS5950634A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/22Homodyne or synchrodyne circuits
    • H03D1/2209Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
    • H03D1/2227Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stereo-Broadcasting Methods (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、例えばFMステレオ受信機等に用いて好適
なステレオ復調回路に関する。
背景技術とその問題点 通常FMステレオ放送の場合復調の際に使用される副搬
送波を送信側に合せるために副搬送波の丁度半分の周波
数の19 kKzの正弦波をノPイロット信号として他
の主チヤンネル信号(L+R)及び副チャンネル信号(
L−R)と共に無線搬送波を同時に周波数変調して送る
ようにしている。そしてこのパイロット信号は最終的に
は復調分離される左信号(L)及び右信号(R)に混入
しないようにパイロットキャンセル回路で除去するよう
にしている。
第1図はとの種従来のステレオ復調回路の一例を示すも
ので、同図において、周波数弁別回路(図示せず)等を
得て入力端子(1)に供給されてきた主チヤンネル信号
、副チャンネル信号及びパイロット信号からなる合成ス
テレオ信号は、副搬送波発生回路(2)に供給される。
この副搬送波発生回路(2)としては例えばPLL回路
が使用される。そしてここで合成ステレオ信号の内の1
9 kHzの74イロット信号が検出され、正弦波に波
形整形する等の信号処理を受けた後、出方端子T、より
パイロットキャンセル信号としてパイロットキャンセル
回路(3)に供給され、ここで入力端子(1)からの合
成ステレオ信号と引き算がなされ、合成ステレオ信号に
含まれるノぐイロット信号がキャンセルされる。
従ってノやイロットキャンセル回路(3)の出方側には
ノJ?イロット信号が除去された主チャンネル信号と副
チャンネル信号のみが得られ、これ等の信号はバッファ
回路(4)及び(5)をそれぞれ介してスイッチ回路(
6)及び(7)に供給される。このスイッチ回路(6)
及び(7)としては、38 kHzという高速で動作さ
せるため、通常アナログスイッチが使用される。
又副搬送波発生器(2)において、19kHzのパイロ
ット信号に同期して送信側の副搬送波(38kHz)と
位相の正しく合うようになされた38 kHzの副搬送
波が形成され、この副搬送波がスイッチング信号として
出力端子T2及びT3よシそれぞれスイッチ回路(6)
及び(7)に供給され、これによって、それぞれバッフ
ァ回路(4)及び(5)を通してパイロットキャンセル
回路(3)より供給されてくる主チヤンネル信号と副チ
ャンネル信号の合成信号が切シ換えられて分離される。
即ち、通常主チヤンネル信号と副チャンネル信号の合成
信号は(L+R) + (L−R)slnG)t = 
L(1+mnωt)+R(1−sinωt)で表わされ
、直流分を含む副搬送波成分(1+dnωt)、(1−
ginωt)は互いに逆位相の関係にあシ、従って副搬
送波発生器(2)の出力端子T2 * 73に得られる
スイッチング信号としての副搬送波の位相も互いに逆相
の関係とされておシ、例えば副搬送波の電圧が最大にな
った時、スイッチ回路(6)が閉じることによシその出
力側には左信号(L)成分のみが得られ、一方副搬送波
の電圧が最小になった時、スイッチ回路(7)が閉じる
ことによυその出力側には右信号(R)成分のみが得ら
れる。そしてこれらの信号はそれぞれバッファ回路(8
)及び(9)を通して出力端子01及び01)にそれぞ
れ左信号(L)及び右信号(R)として取シ出される。
又、バッファ回路(8)及び(9)の入力側にはスイッ
チ回路(6)及びα埠が設けられ、スイッチ回路α■は
スイッチ回路(7)のオンと同時にオンしてバッファ回
路(8)の入力側を接地し又同様にスイッチ回路α→は
スイッチ(6)がオンした時に同時にオンしてバッファ
回路(9)の入力側を接地し、これによって不要な成分
が出力側に現われないようにしている。
ところで第1図の如き従来回路の場合、信号の伝送系、
特にスイッチング部分が電圧伝送方式であシ、従って信
号系に配されたアナログスイッチの如きスイッチ回路(
6)及び(7)を通してステレオ信号を復調した場合、
そのスイッチング素子の非線形特性の悪影響を受けて歪
率等が劣化し、好ましくない。今このことを第2図を用
いて説明すると、電圧伝送の場合、信号源からの電圧信
号eoがスイッチ抵抗R8を有するスイッチング素子を
介して抵抗値が丸を有する負荷に供給されると、その両
端に関数としてR8の項が含まれている。従って電圧伝
送の場合、丸が純抵抗成分のみであれば歪の劣化は生じ
ないが、スイッチ回路(6)及び(7)に使用されるス
イッチング素子は、上述の如(38kHzという高速で
動作させるため一般にアナログスイッチが使用され、こ
のためその非線形な抵抗成分で使用されるために歪みを
生じる原因となっている。
そしてこの歪対策としてバッファ回路(4)及び(5)
の出力インピーダンスの低下や、或いはスイッチ回路(
6)及び(7)に使用されるスイッチング素子を複数個
並列接続構成とする等が考えられるが、その場合の歪率
特性は、第3図に曲線a及びbにそれ(5) ぞれ示すように、必ずしも満足できる値ではない。
発明の目的 この発明は斯る点に鑑み、スイッチング素子の影響を何
等受けることなく低歪率化が可能なステレオ復調回路を
提供するものである。
発明の概要 この発明では合成ステレオ信号を電圧信号よシミ流信号
に変換する電圧−電流変換回路と、この変換された電流
信号を副搬送波で切シ換えて復調信号を得るスイッチ回
路と、この復調信号を電流信号よシミ圧信号に変換する
電流−電圧変換手段とを設け、少なくとも信号の切換え
られるスイッチング部を電流的に処理するようにするこ
とにより、スイッチング素子の影響を何等受けることな
く低歪率化が達成される。
実施例 以下、この発明を第4図〜第6図に基づいて詳しく説明
する。
第4図はこの発明の第1実施例を示すもので、同図にお
いて、第f図と対応する部分には同−符(6) 号を付し、その詳細説明は省略する。
本実施例では/(’インピーダンス回路(3)の出力側
にそれぞれ各チャンネル信号に対応して電圧−電流変換
回路Qη及び(イ)を設け、電圧−電流変換回路Qカの
出力側を単極双投形のスイッチ回路(ロ)を介して出力
端子萌に接続すると共に同様に電圧−電流変換回路(イ
)の出力側を単極双投形のスイッチ回路(ハ)を介して
出力端子Ql)に接続するようにする。
又、電圧−電流変換回路Q■及び(イ)の出力側とアー
ス間にそれぞれスイッチ回路(ハ)及び(ハ)を設ける
これらのスイッチ回路(社)及び(ハ)は、スイッチ回
路翰及び(ハ)が接点す側に切り換えられている時、つ
ま多信号を出力しない時に電圧−電流変換回路(ハ)及
び勾の出力側を接地するものである。これによってスイ
ッチ回路(ハ)及び(ハ)が接点す側に切シ換えられて
接地されている時に電圧−電流変換回路(ハ)及びに)
の出力インピーダンスが高くなシ、出力電圧が飽和状態
となシ、つぎにスイッチング動作に入った時に過渡特性
が悪くなシ、歪率が悪化しないようにしている。又、ス
イッチ回路(ロ)と出力端子01の接続点とアース間に
電流−電圧変換用としての抵抗器(ロ)が接続され、同
様にスイッチ回路(財)と出力端子0】)の接続点とア
ース間に電流−電圧変換用としての抵抗器(ハ)が設け
られる。
電圧−電流変換回路(ハ)及びに)としては、例えば第
4図に破線の枠内に示すようなものが使用される。(な
お、とこでは代表的になメのみを示している〕即ち、パ
イロットキャンセル回路(3)の出力側に接続された入
力端子(21a)が演算増幅器(21b)の非反転入力
端子に接続される。この演算増幅器(21b)としては
例えば電圧利得が1のものが使用される。
そして演算増幅器(21b)の出力側にブリッジ回路(
21e)が設けられる。このブリッジ回路(21e )
は互いに導電形の異なるトランジスタ(21d)及び(
21e)と抵抗器(21f)及び(21g)とからなシ
、トランジスタ(21d)及び(211)は各ペースが
共に演算増幅器(21b)の出力側に接続されて入力端
子(21a)に供給される電圧信号の極性に応じて交互
に動作する。またトランジスタ(21d)及び(21e
)の各エミッタは共通接続され、この共通接続点(21
h)が抵抗器(211)を介して演算増幅器(21b)
の反転入力端子に接続されると共に更に帰還支路回路(
21j)を介して接地される。この帰還支路回路(21
j )は単に抵抗器だけでもよいしその他の部品の組合
わされたインピーダンス回路でもよい。そしてこれらの
抵抗器(211)及び帰還支路回路(21j )が所謂
β回路を形成する。即ち、共通接続点(21h)と接地
間に発生する電圧をV′とするとこの電圧V′が抵抗器
(21i)と帰還支路回路(21j )で分圧され、帰
還支路回路(21j)の両端に発生する電圧が帰還信号
として演算増幅器(21b)の反転入力端子に供給され
る。
またトランジスタ(21d)のコレクタは定電流源(2
1k)を介して正の電源端子子Bに接続されると共に抵
抗器(21f)の一端に接続され、一方トランジスタ(
21e)のコレクタは定電流源(21e)を介して負の
電源端子−Bに接続されると共に抵抗器(21g)の一
端に接続される。そして抵抗器(21f)、(21g)
の他端が共通接続され、との共通接続点が出力端子(2
1m)に接続され、出力端子(21m)がスイ(9) ツチ回路(ハ)の接点a側に接続されている。
今抵抗器(21i)の抵抗値をR1帰還支路回路(2t
j)のインピーダンスを2とすると、共通接続点(21
m)と接地間に得られる電圧V′は、となる。即ち V’=(R+Z)IN  ・・・・・・・・・・・・・
・・・・・ (2)となる。上記(2)式でINは帰還
電流である。この(1)及び(2)式よシ の関係式が得られる。一方定電流源(21k)、(21
t)を流れる電流Iは I = 11+1.′= I2+I2’ ・・・・・・
・・・ (4)である。ここでニレI2はそれぞれトラ
ンジスタ(21d)、(21e)を流れる電流、11′
、I2′はそれぞれ抵抗器(21f)、(21g)を流
れる電流である。
従って帰還電流!、及び負荷電流工0はそれぞれIN=
11−I!    ・・・・・・・・・・・・・・・・
・・ (5)(10) IO=Il ’ −I2t    ・・・・・・・・・
・・・・・・・・・ (6)となる。又、If  l2
=T2’  It’(又はIt’  I2’)であるか
ら上記(5)及び(6)式より IN−一■。     ・・・・・・・・・・・・・・
・・・・ (7)となる、この(7)式を上記(3)式
に代入すると、の関係式が得られる。この(8)式よシ
取シ出される電流信号即ち負荷電流工。は電源側と無関
係に帰還支路回路(210のインピーダンス2に依存す
るだけである。つまシ取り出される電流信号はβ回路に
流れる電流の補電流であるから電圧−電流変換精度は極
めて良好となる。
又出力段がブリッジ回路となっているので電源側から見
た出力段の電流変化は全く見えず、従って電源電圧の変
動に影響されることはない。更に出力段がブリッジ回路
となっているので電源ノイズの混入は考える必要はない
尚、電圧−電流変換精度勾についても同様である。この
様にして電圧−電流の変換が行われる電圧−電流変換回
路(ハ)及び(ハ)を用いるこの回路全体の動作を次に
説明する。
ノぐイロットキャンセル回路(3)でパイロット信号の
除去された主チヤンネル信号と副チャンネル信号からな
る合成信号は電圧−電流変換回路(ハ)及び(イ)にお
いて上述の如く電圧信号よi)電流信号に変換された後
スイッチ回路(ハ)及び(ハ)にそれぞれ供給される。
そして副搬送波発生器(2)からの38 kHzの副搬
送波であるスイッチング信号によシスイッチ回路(イ)
及び(ハ)が逆相関係で切換えられることによって、そ
れらの出力側には電流信号である左信号成分及び右信号
成分が取シ出される。そしてこれらの信号はそれぞれ抵
抗器(イ)及び(ハ)で電流信号よシミ圧信号に変換さ
れ、もって出力端子θ0及びαηには所望の復調された
左信号(L)及び右信号(R)が取り出される。尚スイ
ッチ回路(ハ)及び(ハ)のオン、オフに同期してスイ
ッチ回路(ハ)及び(ハ)が動作する。
即ち、スイッチ回路(ハ)は、スイッチ回路(イ)が接
点a側に接続されている時にはオフ状態とされ、一方ス
イッチ回路(ハ)が接点す側に切シ換えられるとオン状
態とされる。又同様にスイッチ回路(ハ)は、スイッチ
回路(ハ)が接点a側に接続されている時にはオフ状態
とされ、スイッチ回路(ハ)が接点す側に切り換えられ
るとオン状態とされる。
この様にして信号系に配されたスイッチ回路(イ)及び
(ハ)は、伝送されてくる信号が電流信号であるので、
スイッチ回路(ハ)及び(ハ)のスイッチング素子の非
線形特性の悪影響を何等受けないことになる。
このことは第5図からも容易に理解できる。即ち第5図
において、電流源からの電流信号i。がスイッチ抵抗R
8を有するスイッチング素子を介して抵抗値RLを有す
る負荷に供給された場合に、その出力側に得られる出力
電圧E。はE0=ioXRLとなり、これよシ出力電圧
E。はスイッチング素子の抵抗値R8を含まないので、
このスイッチング素子が伝送される信号に同等悪影響を
与えないことがわかる。
このようにして本実施例では少なくとも伝送信号がスイ
ッチングされるスイッチング部における信号処理を電流
信号処理、即ち電流伝送方式としく13) たので斯るスイッチング部に使用されているスイッチン
グ素子の非線形特性の影響を何等受けることがなく、も
って低歪率化が実現できる。
第5図はこの発明の第2実施例を示すもので1、同図に
おいて、第4図と対応する部分には同一符号を付し、そ
の詳細説明は省略する。
本実施例ではスイッチ回路(ハ)と出力端子(10の間
に電流−電圧変換用の電流アンプ0])及び電圧バッフ
ァ回路0→を設けると共に同様にスイッチ回路(ハ)と
出力端子01)の間に電流−電圧変換用の電流アンf<
39及び電圧バッファ回路04を設ける。その他の構成
は第4図同様である。従って本実施例では電流−電圧変
換手段としては実質的に左信号に対しては電流アン7°
0◇、電圧バッファ回路0→及び抵抗器(財)で構成さ
れ、一方布信号に対しては電流アンプ0→、電圧バッフ
ァ回路(ロ)及び抵抗器(ハ)により構成される。尚そ
の回路動作としてもほぼ第4図と同様である。
従って本実施例でも第4図の第1実施例とほぼ同様の作
用効果が得られると共に更に本実施例で(14) は、電流アンプ01)と電圧ノ々ツファ回路02及び電
流アンプ01と電圧バッファ回路(ハ)を用いることに
ょシ、その出力側に配される抵抗器(財)及び(ハ)の
値を自由に設定することができるという利益がある。
応用例 尚、この発明は上述の実施例に限定されるととなく、同
様の機能を要するその他の回路にも同様に適用可能であ
る。
発明の効果 上述の如くこの発明によれば、合成ステレオ信号を電圧
信号より電流信号に変換した後この電流信号を副搬送波
で切シ換えて復調信号を得、この得られた復調信号を更
に電流信号よシミ圧信号に変換して取シ出す構成とした
ので、伝送信号をスイッチングするスイッチング素子の
非線形特性の悪影響を何等受けるととがなく、もって第
3図に曲線Cで示すように、従来と比較して極めて低い
歪率が得られ、低歪率化が達成される。
【図面の簡単な説明】
第1図は従来回路の一例を示す系統図、第2図は第1図
の動作説明に供するだめの模形図、第3図は従来回路と
この発明による回路との歪率を対比して示す特性図、第
4図はこの発明の一実施例を示す系統図、第5図は第4
図の動作説明に供するための模形図、第6図はこの発明
の他の実施例を示す系統図である。 (2)は副搬送波発生器、(3)はi4イロットキャン
セル回路、Ql)、勾は電圧−電流変換回路、(ハ)、
(ハ)、(ハ)、(ハ)はスイッチ回路、(ロ)、(ハ
)は抵抗器、bn、 o埠は電流アンプ、02、(ロ)
は電圧バッファ回路である。

Claims (1)

    【特許請求の範囲】
  1. 合成ステレオ信号を電圧信号よシミ原信号に変換する電
    圧−電流変換回路と、該変換された電流信号を副搬送波
    で切シ換えて復調信号を得るスイッチ回路と、該復調信
    号を電流信号より電圧信号に変換する電流−電圧変換手
    段とを具備してなるステレオ復調回路。
JP16114882A 1982-09-16 1982-09-16 ステレオ復調回路 Pending JPS5950634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16114882A JPS5950634A (ja) 1982-09-16 1982-09-16 ステレオ復調回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16114882A JPS5950634A (ja) 1982-09-16 1982-09-16 ステレオ復調回路

Publications (1)

Publication Number Publication Date
JPS5950634A true JPS5950634A (ja) 1984-03-23

Family

ID=15729502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16114882A Pending JPS5950634A (ja) 1982-09-16 1982-09-16 ステレオ復調回路

Country Status (1)

Country Link
JP (1) JPS5950634A (ja)

Similar Documents

Publication Publication Date Title
US4074075A (en) Circuit for demodulating a stereo signal
US4076963A (en) Pilot signal cancelling circuit for FM multiplex demodulator
US4590433A (en) Doubled balanced differential amplifier circuit with low power consumption for FM modulation or demodulation
JPS5950634A (ja) ステレオ復調回路
US3985964A (en) 4-Channel stereophonic demodulating system
KR930011183B1 (ko) 디메트릭싱 회로
KR940000949B1 (ko) 파일롯트 소거회로
JPH0416516Y2 (ja)
JPH0681108B2 (ja) Fmステレオマルチプレックス復調回路のマトリックス回路
JPH0412655B2 (ja)
US3250857A (en) Stereo fm receiver
US3916109A (en) Stereo demodulating circuits and method of demodulation
US4489430A (en) FM Stereo demodulation circuit
JPS6221301B2 (ja)
JP3593446B2 (ja) ステレオ復調装置
US4459552A (en) Low-noise video preamplifier
US4115663A (en) Doubly balanced demodulator for multiple channel FM stereo system
JPS63202121A (ja) 接続回路配置
JPS6216585B2 (ja)
KR100366628B1 (ko) 에프엠(fm) 라디오 튜너에 사용되는 스테레오 디코더 및디코딩 방법
US4278944A (en) Chopper type switching circuit
JPH031855B2 (ja)
JPS61140206A (ja) クオドラチユア検波回路
JPH02111128A (ja) ステレオ復調器におけるパイロット信号除去回路
JPS6242541B2 (ja)