JPH031855B2 - - Google Patents
Info
- Publication number
- JPH031855B2 JPH031855B2 JP9445481A JP9445481A JPH031855B2 JP H031855 B2 JPH031855 B2 JP H031855B2 JP 9445481 A JP9445481 A JP 9445481A JP 9445481 A JP9445481 A JP 9445481A JP H031855 B2 JPH031855 B2 JP H031855B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- monaural
- circuit
- pulse train
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 7
- 238000001228 spectrum Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04H—BROADCAST COMMUNICATION
- H04H40/00—Arrangements specially adapted for receiving broadcast information
- H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
- H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
- H04H40/36—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving
- H04H40/45—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving
- H04H40/72—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for stereophonic broadcast receiving for FM stereophonic broadcast systems receiving for noise suppression
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
本発明はステレオ復調回路に関し、特にスイツ
チング方式によるマルチプレツクスステレオ復調
回路に関する。
チング方式によるマルチプレツクスステレオ復調
回路に関する。
FM検波信号であるコンポジツト信号から左右
チヤンネル信号に分離復調するマルチプレツクス
復調回路には、コンポジツト信号と38KHzのサブ
キヤリヤ信号との乗算を行つて復調する方式があ
る。第１図はかゝる乗算方式による復調回路の原
理を説明するブロツク図であり、コンポジツト信
号Ｖ（ｔ）は乗算器１，２に夫々入力されて、サ
ブキヤリヤ信号の正及び逆相信号と乗算される。
これら各乗算出力が加算器３，４に夫々入力され
ており、一方、コンポジツト信号が抵抗５，６を
それぞれ介して入力されている。従つて、各加算
器３，４では各乗算出力V1（ｔ），V2（ｔ）とコン
ポジツト信号中のメイン信号成分とがそれぞれ加
算されて、左右チヤンネル信号成分が分離される
ようになつている。
チヤンネル信号に分離復調するマルチプレツクス
復調回路には、コンポジツト信号と38KHzのサブ
キヤリヤ信号との乗算を行つて復調する方式があ
る。第１図はかゝる乗算方式による復調回路の原
理を説明するブロツク図であり、コンポジツト信
号Ｖ（ｔ）は乗算器１，２に夫々入力されて、サ
ブキヤリヤ信号の正及び逆相信号と乗算される。
これら各乗算出力が加算器３，４に夫々入力され
ており、一方、コンポジツト信号が抵抗５，６を
それぞれ介して入力されている。従つて、各加算
器３，４では各乗算出力V1（ｔ），V2（ｔ）とコン
ポジツト信号中のメイン信号成分とがそれぞれ加
算されて、左右チヤンネル信号成分が分離される
ようになつている。
かゝる構成において、コンポジツト信号Ｖ（ｔ）
は、 Ｖ（ｔ）＝Ｌ（ｔ）＋Ｒ（ｔ）＋ ｛Ｌ（ｔ）−Ｒ（ｔ）｝cosωSｔ ……(1) で示される。ここに、Ｌ（ｔ），Ｒ（ｔ）は左右チ
ヤンネル信号であり、ωSはサブキヤリヤ信号の
角周波数である。この信号Ｖ（ｔ）とサブキヤリ
ヤ信号の正逆信号±cosωSｔとの乗算出力V1
（ｔ），V2（ｔ）は、メイン信号をＭ（ｔ）、サブ信
号をＳ（ｔ）として整理すれば、 V1（ｔ）＝１／２Ｓ（ｔ）＋Ｍ（ｔ）cosωSｔ ＋１／２Ｓ（ｔ）cos2ωSｔ ……(2) V2（ｔ）＝−１／２Ｓ（ｔ）−Ｍ（ｔ）cosωSｔ −１／２Ｓ（ｔ）cos2ωSｔ ……(3) となる。従つて、抵抗器５，６によりコンポジツ
ト信号Ｖ（ｔ）を１／２に減衰せしめて加算器３，４ にて(2)，(3)式で示される乗算出力とそれぞれ加算
すれば、各加算器３，４の出力における低周波数
成分（オーデイオ成分）VA1（ｔ），VA2（ｔ）は、 VA1（ｔ）＝１／２Ｓ（ｔ）＋１／２Ｍ（ｔ）＝Ｌ（
ｔ） ……(4) VA2（ｔ）＝−１／２Ｓ（ｔ）＋１／２Ｍ（ｔ）＝Ｒ
（ｔ） ……(5) となり、左右チヤンネル信号が夫々分離されるこ
とになる。
は、 Ｖ（ｔ）＝Ｌ（ｔ）＋Ｒ（ｔ）＋ ｛Ｌ（ｔ）−Ｒ（ｔ）｝cosωSｔ ……(1) で示される。ここに、Ｌ（ｔ），Ｒ（ｔ）は左右チ
ヤンネル信号であり、ωSはサブキヤリヤ信号の
角周波数である。この信号Ｖ（ｔ）とサブキヤリ
ヤ信号の正逆信号±cosωSｔとの乗算出力V1
（ｔ），V2（ｔ）は、メイン信号をＭ（ｔ）、サブ信
号をＳ（ｔ）として整理すれば、 V1（ｔ）＝１／２Ｓ（ｔ）＋Ｍ（ｔ）cosωSｔ ＋１／２Ｓ（ｔ）cos2ωSｔ ……(2) V2（ｔ）＝−１／２Ｓ（ｔ）−Ｍ（ｔ）cosωSｔ −１／２Ｓ（ｔ）cos2ωSｔ ……(3) となる。従つて、抵抗器５，６によりコンポジツ
ト信号Ｖ（ｔ）を１／２に減衰せしめて加算器３，４ にて(2)，(3)式で示される乗算出力とそれぞれ加算
すれば、各加算器３，４の出力における低周波数
成分（オーデイオ成分）VA1（ｔ），VA2（ｔ）は、 VA1（ｔ）＝１／２Ｓ（ｔ）＋１／２Ｍ（ｔ）＝Ｌ（
ｔ） ……(4) VA2（ｔ）＝−１／２Ｓ（ｔ）＋１／２Ｍ（ｔ）＝Ｒ
（ｔ） ……(5) となり、左右チヤンネル信号が夫々分離されるこ
とになる。
第２図及び第３図は上述した乗算方式による復
調回路の具体例を示す回路図であり、共に38KHz
の正弦波状サブキヤリヤ信号を(1)式で示されるコ
ンポジツト信号の周波数スペクトラムを有するパ
ルス列信号によりスイツチングして乗算をなすい
わゆるスイツチング方式によるマルチプレツクス
ステレオ復調回路の例である。両図において第１
図と同等部分は同一符号により示されている。
調回路の具体例を示す回路図であり、共に38KHz
の正弦波状サブキヤリヤ信号を(1)式で示されるコ
ンポジツト信号の周波数スペクトラムを有するパ
ルス列信号によりスイツチングして乗算をなすい
わゆるスイツチング方式によるマルチプレツクス
ステレオ復調回路の例である。両図において第１
図と同等部分は同一符号により示されている。
先ず、第２図を参照すれば、コンポジツト信号
としてFM信号をパルスカウント検波方式により
検波して得られるパルス列信号が用いられてお
り、これがアナログスイツチング素子７，８をオ
ンオフ制御する制御信号となつている。またこの
パルス列信号の逆相信号がアナログスイツチング
素子９，１０をオンオフ制御する。サブキヤリヤ
信号の正相信号は抵抗１１及び１２を介し更には
スイツチング素子７及び１０を介して加算器３，
４の１入力となつている。一方、サブキヤリヤ信
号の逆相信号は抵抗１３及び１４を介し更にはス
イツチング素子９及び８を介して加算器３，４の
１入力となる。
としてFM信号をパルスカウント検波方式により
検波して得られるパルス列信号が用いられてお
り、これがアナログスイツチング素子７，８をオ
ンオフ制御する制御信号となつている。またこの
パルス列信号の逆相信号がアナログスイツチング
素子９，１０をオンオフ制御する。サブキヤリヤ
信号の正相信号は抵抗１１及び１２を介し更には
スイツチング素子７及び１０を介して加算器３，
４の１入力となつている。一方、サブキヤリヤ信
号の逆相信号は抵抗１３及び１４を介し更にはス
イツチング素子９及び８を介して加算器３，４の
１入力となる。
各スイツチング素子７〜１０は制御入力が高レ
ベルのときオンで、低レベルのときオフとなるよ
うにすれば、スイツチング素子７及び９の出力の
合成信号すなわち乗算器１の出力には(2)式で示す
ようにサブ信号Ｓ（ｔ）の正相成分が得られる。
また、スイツチング素子８及び１０の出力の合成
信号すなわち乗算器２の出力には(3)式で示すよう
にサブ信号の逆相成分が得られる。
ベルのときオンで、低レベルのときオフとなるよ
うにすれば、スイツチング素子７及び９の出力の
合成信号すなわち乗算器１の出力には(2)式で示す
ようにサブ信号Ｓ（ｔ）の正相成分が得られる。
また、スイツチング素子８及び１０の出力の合成
信号すなわち乗算器２の出力には(3)式で示すよう
にサブ信号の逆相成分が得られる。
加算器３，４はオペアンプ１５，１６及び抵抗
１７，１８よりなつており、各乗算出力±Ｓ（ｔ）
とコンポジツト信号のメイン信号成分Ｍ（ｔ）と
の加算が行われて左右チヤンネル信号がそれぞれ
得られる。
１７，１８よりなつており、各乗算出力±Ｓ（ｔ）
とコンポジツト信号のメイン信号成分Ｍ（ｔ）と
の加算が行われて左右チヤンネル信号がそれぞれ
得られる。
かゝる回路において、モノラル時にはサブキヤ
リヤ信号がなくなるから、サブキヤリヤ信号端子
は接地状態にあるが、各スイツチング素子７〜１
０はコンポジツト信号（この場合はモノラルであ
るからメイン信号のみである）によりオンオフ動
作している。従つて、各スイツチング素子のオン
状態においては各加算器の入力と接地間に第４図
に示すように各抵抗１１〜１４Rgが等価的に挿
入されたことになる。一般に、増幅器における入
力と接地間に等価的に挿入される信号源抵抗Rg
は大なる程、増幅器の雑音指数は良好となる事実
よりすれば、第２図の回路ではモノラル時にスイ
ツチング素子のオン動作時における信号源抵抗に
よる雑音が大となつてＳ／Ｎの劣化を招来する。
尚、第４図において、OPは加算器のオペアンプ
を、Rfは帰還抵抗をそれぞれ示している。
リヤ信号がなくなるから、サブキヤリヤ信号端子
は接地状態にあるが、各スイツチング素子７〜１
０はコンポジツト信号（この場合はモノラルであ
るからメイン信号のみである）によりオンオフ動
作している。従つて、各スイツチング素子のオン
状態においては各加算器の入力と接地間に第４図
に示すように各抵抗１１〜１４Rgが等価的に挿
入されたことになる。一般に、増幅器における入
力と接地間に等価的に挿入される信号源抵抗Rg
は大なる程、増幅器の雑音指数は良好となる事実
よりすれば、第２図の回路ではモノラル時にスイ
ツチング素子のオン動作時における信号源抵抗に
よる雑音が大となつてＳ／Ｎの劣化を招来する。
尚、第４図において、OPは加算器のオペアンプ
を、Rfは帰還抵抗をそれぞれ示している。
第３図の回路においては、サブキヤリヤ信号の
正相成分を抵抗１３ａ，１３ｂ及び１４ａ，１４
ｂを介して加算器３及び４の各１入力とし、抵抗
１３ａ，１３ｂ及び１４ａ，１４ｂの各接続点と
接地間にスイツチング素子９及び８を夫々挿入し
ており、これらスイツチング素子８及び９をパル
スカウント検波方式により得られたパルス列信号
の正及び逆相信号によりそれぞれオンオフ制御し
ている。また、サブキヤリヤ信号の逆相成分を抵
抗１１ａ，１１ｂ及び１２ａ，１２ｂを介して加
算器３及び４の各１入力とし、抵抗１１ａ，１１
ｂ及び１２ａ，１２ｂの各接続点と接地間にスイ
ツチング素子７及び１０を夫々挿入し、これらス
イツチング素子７及び１０をパルス列信号の正及
び逆相信号によりそれぞれオンオフ制御してい
る。他の構成は第２図の回路のそれと同一となつ
ている。
正相成分を抵抗１３ａ，１３ｂ及び１４ａ，１４
ｂを介して加算器３及び４の各１入力とし、抵抗
１３ａ，１３ｂ及び１４ａ，１４ｂの各接続点と
接地間にスイツチング素子９及び８を夫々挿入し
ており、これらスイツチング素子８及び９をパル
スカウント検波方式により得られたパルス列信号
の正及び逆相信号によりそれぞれオンオフ制御し
ている。また、サブキヤリヤ信号の逆相成分を抵
抗１１ａ，１１ｂ及び１２ａ，１２ｂを介して加
算器３及び４の各１入力とし、抵抗１１ａ，１１
ｂ及び１２ａ，１２ｂの各接続点と接地間にスイ
ツチング素子７及び１０を夫々挿入し、これらス
イツチング素子７及び１０をパルス列信号の正及
び逆相信号によりそれぞれオンオフ制御してい
る。他の構成は第２図の回路のそれと同一となつ
ている。
こうすることにより、第２図の例と同様に加算
器３及び４の出力から左右チヤンネル信号が分離
されて復調がなされるが、本例でもモノラル時に
おいて各スイツチング素子がオンとなれば、加算
器の入力と接地間に抵抗１１ｂ〜１４ｂが夫々挿
入されて、第４図の信号源抵抗Rgが等価的に小
となりやはりＳ／Ｎの劣化となる。
器３及び４の出力から左右チヤンネル信号が分離
されて復調がなされるが、本例でもモノラル時に
おいて各スイツチング素子がオンとなれば、加算
器の入力と接地間に抵抗１１ｂ〜１４ｂが夫々挿
入されて、第４図の信号源抵抗Rgが等価的に小
となりやはりＳ／Ｎの劣化となる。
本発明の目的はスイツチングによる乗算方式に
よりステレオ復調をなす場合モノラル時における
Ｓ／Ｎの劣化を防止するようにした復調回路を提
供することである。
よりステレオ復調をなす場合モノラル時における
Ｓ／Ｎの劣化を防止するようにした復調回路を提
供することである。
本発明によるステレオ復調回路は、FM検波信
号であるコンポジツト信号の周波数スペクトラム
を含むパルス列信号によりスイツチング素子をオ
ンオフ制御してサブキヤリヤ信号をスイツチング
しパルス列信号とサブキヤリヤ信号との乗算出力
を得てこの乗算出力とコンポジツト信号とを所定
比にて加算することによつて左右チヤンネル信号
を夫々分離出力するようにしたステレオ復調回路
であり、その特徴とするところはモノラル時にス
イツチング素子をオフ状態に制御するようにした
ことにある。 以下に本発明を図面により説明す
る。
号であるコンポジツト信号の周波数スペクトラム
を含むパルス列信号によりスイツチング素子をオ
ンオフ制御してサブキヤリヤ信号をスイツチング
しパルス列信号とサブキヤリヤ信号との乗算出力
を得てこの乗算出力とコンポジツト信号とを所定
比にて加算することによつて左右チヤンネル信号
を夫々分離出力するようにしたステレオ復調回路
であり、その特徴とするところはモノラル時にス
イツチング素子をオフ状態に制御するようにした
ことにある。 以下に本発明を図面により説明す
る。
第５図は本発明の一実施例の回路図であり、第
２図の従来例に本発明を適用したものであつて両
図において同等部分は同一符号により示されてい
る。第２図と異なる部分についてのみ述べれば、
FM検波信号であるコンポジツト信号の周波数ス
ペクトラムを有するパルス列信号は、２つの縦続
接続されたノアゲート１９，２０を介して正相信
号となり、スイツチング素子７及び８のオンオフ
制御信号となる。また、ノアゲート１９の出力か
ら逆相信号が得られて、これがスイツチング素子
９及び１０のオンオフ制御信号となつている。両
ノアゲート１９，２０の各他入力にはモノラル、
ステレオモードに応じて切換わるスイツチ２１の
切換出力が印加されており、モノラル時には高レ
ベル信号が、またステレオ時には低レベル信号が
夫々印加されるようになつている。このスイツチ
２１としては、FM検波出力中に含まれる19KHz
のステレオパイロツト信号の有無を検知して自動
的に制御される方式の電子スイツチである。他の
構成は第２図の回路と同一となつている。
２図の従来例に本発明を適用したものであつて両
図において同等部分は同一符号により示されてい
る。第２図と異なる部分についてのみ述べれば、
FM検波信号であるコンポジツト信号の周波数ス
ペクトラムを有するパルス列信号は、２つの縦続
接続されたノアゲート１９，２０を介して正相信
号となり、スイツチング素子７及び８のオンオフ
制御信号となる。また、ノアゲート１９の出力か
ら逆相信号が得られて、これがスイツチング素子
９及び１０のオンオフ制御信号となつている。両
ノアゲート１９，２０の各他入力にはモノラル、
ステレオモードに応じて切換わるスイツチ２１の
切換出力が印加されており、モノラル時には高レ
ベル信号が、またステレオ時には低レベル信号が
夫々印加されるようになつている。このスイツチ
２１としては、FM検波出力中に含まれる19KHz
のステレオパイロツト信号の有無を検知して自動
的に制御される方式の電子スイツチである。他の
構成は第２図の回路と同一となつている。
こうすることにより、ステレオモードにあつて
は、ノアゲート１９，２０の各他入力が共に低レ
ベルにあるから、両ノアゲートは共にインバータ
として動作する。従つて、第２図の回路と全く同
等の動作を行つて左右チヤンネル信号が夫々分離
して導出される。
は、ノアゲート１９，２０の各他入力が共に低レ
ベルにあるから、両ノアゲートは共にインバータ
として動作する。従つて、第２図の回路と全く同
等の動作を行つて左右チヤンネル信号が夫々分離
して導出される。
一方、モノラルモードになると、ノアゲート１
９，２０の各他入力は高レベルとなるから、両ゲ
ートは閉となり、その出力は共に低レベルにクラ
ンプされることになる。従つて、この低レベル信
号によりすべてのスイツチング素子７〜１０がオ
フとなるように制御されるから、各加算器３，４
の入力から各乗算器１，２を見た信号源インピー
ダンスは略無限大となる。これは、第４図の抵抗
Rgが無限大になつたことを意味し、よつてモノ
ラル時に抵抗１１〜１４による雑音の増大はなく
なり、Ｓ／Ｎ劣化が防止される。
９，２０の各他入力は高レベルとなるから、両ゲ
ートは閉となり、その出力は共に低レベルにクラ
ンプされることになる。従つて、この低レベル信
号によりすべてのスイツチング素子７〜１０がオ
フとなるように制御されるから、各加算器３，４
の入力から各乗算器１，２を見た信号源インピー
ダンスは略無限大となる。これは、第４図の抵抗
Rgが無限大になつたことを意味し、よつてモノ
ラル時に抵抗１１〜１４による雑音の増大はなく
なり、Ｓ／Ｎ劣化が防止される。
第６図は本発明の他の実施例の回路図であり、
第３図の従来例に本発明を適用したものである。
第６図において第３図及び第５図と同等部分は同
一符号により示されている。第３図と異なる部分
についてのみ述べれば、コンポジツト信号成分を
有するパルス列信号は縦続接続された２つのノア
ゲート１９，２０を介して正相信号となり、スイ
ツチング素子７及び８のオンオフ制御信号とな
り、また、ノアゲート１９の出力から逆相信号が
得られてこれがスイツチング素子９及び１０のオ
ンオフ制御信号となる。両ノアゲート１９，２０
の各他入力にはスイツチ２１の切換出力が印加さ
れており、ステレオモード時には低レベルの信号
がノアゲート１９，２０に印加されるから、両ゲ
ートは共にインバータとして動作し、よつて第３
図と同様の動作をなし左右チヤンネル分離が可能
となる。
第３図の従来例に本発明を適用したものである。
第６図において第３図及び第５図と同等部分は同
一符号により示されている。第３図と異なる部分
についてのみ述べれば、コンポジツト信号成分を
有するパルス列信号は縦続接続された２つのノア
ゲート１９，２０を介して正相信号となり、スイ
ツチング素子７及び８のオンオフ制御信号とな
り、また、ノアゲート１９の出力から逆相信号が
得られてこれがスイツチング素子９及び１０のオ
ンオフ制御信号となる。両ノアゲート１９，２０
の各他入力にはスイツチ２１の切換出力が印加さ
れており、ステレオモード時には低レベルの信号
がノアゲート１９，２０に印加されるから、両ゲ
ートは共にインバータとして動作し、よつて第３
図と同様の動作をなし左右チヤンネル分離が可能
となる。
モノラルモード時には、ノアゲート１９，２０
の各入力は高レベルであるから、両ゲートは閉と
なつてその出力は共に低レベルになる。従つて、
スイツチング素子７〜１０はすべてオフ状態とな
るから、各加算器３，４の入力から各乗算器１，
２を見た信号源インピーダンスは抵抗１１ａ，１
１ｂの和、１２ａ，１２ｂの和、１３ａ，１３ｂ
の和、１４ａ，１４ｂの和となる。これは第３図
の回路の場合の抵抗１１ｂ，１２ｂ，１３ｂ及び
１４ｂによる信号源インピーダンスに比しより大
となり、Ｓ／Ｎの改善が可能となる。
の各入力は高レベルであるから、両ゲートは閉と
なつてその出力は共に低レベルになる。従つて、
スイツチング素子７〜１０はすべてオフ状態とな
るから、各加算器３，４の入力から各乗算器１，
２を見た信号源インピーダンスは抵抗１１ａ，１
１ｂの和、１２ａ，１２ｂの和、１３ａ，１３ｂ
の和、１４ａ，１４ｂの和となる。これは第３図
の回路の場合の抵抗１１ｂ，１２ｂ，１３ｂ及び
１４ｂによる信号源インピーダンスに比しより大
となり、Ｓ／Ｎの改善が可能となる。
このように、本発明によれば極めて簡単な構成
でモノラル時の抵抗雑音を抑圧することが可能と
なるのでＳ／Ｎの良好なステレオ復調回路が得ら
れる。
でモノラル時の抵抗雑音を抑圧することが可能と
なるのでＳ／Ｎの良好なステレオ復調回路が得ら
れる。
第１図は乗算方式によるステレオ復調回路の原
理を説明するブロツク図、第２図及び第３図は従
来のステレオ復調回路の具体例を示す図、第４図
は第２，３図の回路のモノラル時における各スイ
ツチングのオン時の加算器入力からみた信号源イ
ンピーダンスを説明する等価回路図、第５図及び
第６図は本発明の各実施例の回路図である。 主要部分の符号の説明、１，２……乗算器、
３，４……加算器、７〜１０……スイツチング素
子、１９，２０……ノアゲート、２１……モード
スイツチ。
理を説明するブロツク図、第２図及び第３図は従
来のステレオ復調回路の具体例を示す図、第４図
は第２，３図の回路のモノラル時における各スイ
ツチングのオン時の加算器入力からみた信号源イ
ンピーダンスを説明する等価回路図、第５図及び
第６図は本発明の各実施例の回路図である。 主要部分の符号の説明、１，２……乗算器、
３，４……加算器、７〜１０……スイツチング素
子、１９，２０……ノアゲート、２１……モード
スイツチ。
Claims (1)
- １ FM検波信号であるコンポジツト信号の周波
数スペクトラムを含むパルス列信号によりスイツ
チング素子をオンオフ制御してサブキヤリヤ信号
をスイツチングし前記パルス列信号と前記サブキ
ヤリヤ信号との乗算出力を得てこの乗算出力と前
記コンポジツト信号とを所定比にて加算すること
により左右チヤンネル信号をそれぞれ分離出力す
るようにしたステレオ復調回路であつて、モノラ
ル時に前記スイツチング素子をオフ状態に制御す
る手段を含むことを特徴とするステレオ復調回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9445481A JPS57208745A (en) | 1981-06-18 | 1981-06-18 | Stereo demodulation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9445481A JPS57208745A (en) | 1981-06-18 | 1981-06-18 | Stereo demodulation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57208745A JPS57208745A (en) | 1982-12-21 |
| JPH031855B2 true JPH031855B2 (ja) | 1991-01-11 |
Family
ID=14110706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9445481A Granted JPS57208745A (en) | 1981-06-18 | 1981-06-18 | Stereo demodulation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57208745A (ja) |
-
1981
- 1981-06-18 JP JP9445481A patent/JPS57208745A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57208745A (en) | 1982-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0720319B2 (ja) | センターモードコントロール回路 | |
| EP0687129B1 (en) | Generating a common bass signal | |
| US4831652A (en) | Stereo expansion circuit selection switch | |
| US4069398A (en) | Method and apparatus for pilot signal cancellation in an FM multiplex demodulator | |
| US4076963A (en) | Pilot signal cancelling circuit for FM multiplex demodulator | |
| JPH031855B2 (ja) | ||
| US4280101A (en) | Stereophonic signal demodulation circuit | |
| JPS6243624B2 (ja) | ||
| JPH06224866A (ja) | Ｆｍステレオの帯域分割による信号処理回路 | |
| JP2966232B2 (ja) | グラフィックイコライザ回路及びグラフィックイコライザ回路を用いた音響装置 | |
| US4633497A (en) | Separation control circuit | |
| JPS6221301B2 (ja) | ||
| JPS5853531B2 (ja) | ステレオ復調回路 | |
| JPH0328639Y2 (ja) | ||
| JPH0667039B2 (ja) | 音像拡大装置 | |
| JP2794569B2 (ja) | テレビジョン音声多重信号の復調装置 | |
| JPH0416516Y2 (ja) | ||
| JPH0342760Y2 (ja) | ||
| JPS5950634A (ja) | ステレオ復調回路 | |
| JPH08130520A (ja) | 音声多重復調回路 | |
| JPS588620B2 (ja) | ザツオンジヨキヨカイロ | |
| GB1401562A (en) | Four-channel stereophonic demodulating system | |
| JPS5838084A (ja) | 音声多重復調回路装置 | |
| JPS6331324A (ja) | 音場制御機能を有するラジオ受信機 | |
| JPH06125318A (ja) | Ｆｍステレオ受信装置 |