JPS5951165B2 - 電力増幅器 - Google Patents

Description

【発明の詳細な説明】 本発明は互いに逆導電型の２組の差動対トランジスタよ
り構成された２段直結差動増幅器と、該差動増幅器の出
力によって駆動されるブシュプル出力増幅器とを有する
電力増幅器に関し、特に、電源投入時のポツプ音の発生
を防止した電力増幅器に関する。

電力増幅器を構成する前置増幅段は、電力増幅器への動
作電源投入後、ある時間を経過した後に所定のバイアス
条件に落着くので、そのような過渡状態において、前置
増幅段に直結接続されたブシュプル出力増幅段を構成す
る一対の増幅素子のバイアス条件が互にアンバランスの
状態となって、結果的に、聴感上好ましくないポツプ音
の発生を招くことになる。

本発明は、ブシュプル出力増幅段に対する前置増幅段と
して、特に２段直結増幅器を使用する場合の電力増幅器
におけるポツプ音の発生を防止することを目的とする。

本発明によれば、電力増幅器の前段増幅部（前置増幅段
）を構成する第１導電型の差動対トランジスタから成る
第１差動増幅器と、第１差動増幅器と直流的かつ交流的
に接続される第２導電型の差動対トランジスタから成る
第２差動増幅器との間の電源供給線路に非直線抵抗の抵
抗手段を挿入することによって、電源投入時の過渡状態
に流れる第２差動増幅器の差動対トランジスタのバイア
ス電流を調整し、これによって次段のブシュプル出力増
幅器のブシュプル対トランジスタの過渡時のバイアス電
流をバランスさせることを特徴とする。

以下、本発明を図面を参照にして説明する。

第１図は、本発明の一実施例によりＰＮ接合アイソレー
ション方式の半導体集積回路に構成された多段差動増幅
器を含む２電源ＯＣＬ方式（ＯｕｔｐｔＣｏｎｄｅｎｓ
ｅｒ Ｌｅｓｓ 方式）ブシュプル電力増幅器の回路
図を示し、丸で囲まれた番号は集積回路の端子番号であ
り、破線内の回路素子は全て周知の製造方法により一枚
の半導体チップ内に構成されている。

まず第１の正電圧供給端子■には正の動作電圧子Ｂ１が
供給され、負電圧供給端子［相］には負の動作電圧−Ｂ
１が供給され、この負電圧供給端子［相］は集積回路の
Ｐ型サブストレートに電気的に接続され、差動対トラン
ジスタＱ１．Ｑ２．Ｑ３．Ｑ４（ＮＰＮ ）ランジスタ
）コレクタ負荷抵抗Ｒ１゜Ｒ２、共通エミッタ抵抗Ｒ３
、および定電流回路３０８により構成された第１の差動
増幅器１１は入力端子■と負帰還端子■との信号に応答
するとともに、この第１の差動増幅器１１にはトランジ
スタＱ５と抵抗Ｒ４とにより構成された定電流回路３０
８によってバイアス電流が与えられている。

次に第１差動増幅器の差動対トランジスタとは逆導電型
のトランジスタＱ６． Ｑ７ （ＰＮＰ）ランジスタ）
と抵抗Ｒ５，Ｒ６，Ｒ７は第２の差動増幅器１２を構成
する様に互いに接続され、ダイオード接続ｌ・ランジス
タＱ８とトランジスタＱ９は差動対トランジスタＱ６．
Ｑ７の定電流負荷回路を構成する様に、これ等の差動ト
ランジスタＱ６． Ｑ７に接続されている。

次に、トランジスタＱｌｌ、Ｑ１２１ Ｑ１３゜ダイオ
ードＤ１．Ｄ２．Ｄ３、抵抗Ｒ１，はエミッタフォロワ
ー回路１３を構成する。

また抵抗Ｒ６、ダイオード接続トランジスタＱＩＯ１抵
抗Ｒ９はバイアス電圧１５を構成し、トランジスタＱＩ
Ｏのベース電極に発生するバイアス電圧はトランジスタ
Ｑ５゜Ｑ１３のベース電極をバイアスし、このトランジ
スタＱｓ、 Ｑ１３のコレクタ・エミッタ径路に定電流
を流す。

さらに第１増幅部３０３と第２増幅部３０４とはエミッ
タエミッタフォロワ回路１３の出火信号に応答するとと
もに、プッシュプル増幅段１４を構成し、エミッタフォ
ロワ回路１８とともにプッシュプル出力増幅器を構成す
る。

第１増幅邪部３０３はダーリントン接続されたトランジ
スタＱ１４．Ｑ１５により構成されるとともに、第１の
正電圧供給端子■と出力端子■との間に接続され、第２
増幅部３０４はコンプリメンタリ接続されたトランジス
タＱ１６．Ｑ１７により構成されるとともに、出力端子
■と負電圧供給端子［相］との間に接続されている。

また抵抗Ｒ１□、Ｒ１３コンデンサＣ３により構成され
た負帰還回路網３０５が出力端子■と負帰還端子■との
間に接続されることにより、プッシュプル電力増幅器全
体に直流−交流負帰還が施され、出力信号の直流レベル
が安定に維持されるとともに、出力信号の歪率および周
波数特性が改善されている。

さらに端子■と端子■との間には発振防止コンデンサＣ
６が接続されることにより、駆動増幅段３０２の差動ト
ランジスタＱ７［相］ベース・コレクタ間に交流負帰還
が施され、位相補償がなされている。

また第１の正電圧供給端子■と第２の正電圧供給端子■
との間には抵抗Ｒ１４、コンデンサＣ５により構成され
た電源リップル除去用フィルター回路３０６が接続され
、第１の正電圧供給端子■における電源リップル電圧が
初段差動増幅器１１並び第２差動増幅器１２およびエミ
ッタフォロワ回路１３に減衰して伝達する様に構成され
ている。

さらに初段差動増幅器１１の定電流回路３０８と抵抗Ｒ
３との接点Ｊ１はツェナーダイオードＺＤで構成された
低交流インピーダンス手段３０９を介して接地端子■に
接続され、この接地端子■は接地点に接続されている。

このツェナーダイオードＺＤの降伏電圧Ｖｚは、負電圧
供給端子［相］に供給される負の動作電圧−Ｂの絶対値
より、十分小さな値に設定されているため、このツェナ
ーダイオードＺＤは降伏領域にバイアスされている。

これによって、負の動作電圧源−Ｂの中に含まれるリッ
プルは定電流回路３０８が示す高い交流インピーダンス
とツェナーダイオードＺＤが示す低交流インピーダンス
とによって低減され、差動対トランジスタＱ１〜Ｑ４に
リップルが印加されるのを防止する。

さらに抵抗Ｒ３と低交流インピーダンスであるツェナー
ダイオードＺＤとの作用により第１差動増幅器１１の歪
率特性が改善されている。

さらに、本発明に従って第１差動増幅器（初段差動増幅
器）１１と第２差動増幅器１２との間の電源線路には抵
抗手段１６が挿入されている。

この抵抗手段１６はＮＰＮ）ランジスタＱ１８のコレク
タ・ベース間が接続されて形成された順方向バイアスさ
れるＰＮ接合ダイオードによって構成されている。

かかる本発明の回路構成によれば、以下の理由により本
発明の目的が達成される。

すなわち、ＰＮ接合ダイオードより成る抵抗手段が２段
直結差動増幅器１１，１２の間の電源供給線路間に挿入
されているので、電源スィッチＳＷ１．ＳＷ２の投入時
の過渡状態において抵抗手段に電圧が発生するために、
その電圧が第２差動増幅器１２の差動対トランジスタＱ
６．Ｑ７のベース・エミッタ間にバイアス電圧が印加さ
れることとはり、過渡状態において第２差動増幅器１２
の出力接続点Ｊ３から流出する出力直流電流■。

が大きいものとなる。

この結果、電源投入時の過渡状態において、エミッタフ
ォロワトランジスタＱ１□に流れるコレクタ電流Ｉ。

、１゜は、定電流負荷トランジスタＱ１３に流れるコレ
クタ電流■。

Ｑｌ３と実質的に等しくなり、結果的にそれらと直結接
続された出力増幅器３０３および３０４に流れる過渡電
流がバランスしポツプ音の発生を防止することができる
。

も龜、抵抗手段１６を削除した場合、電源スイッチＳＷ
１．ＳＷ２投入後の過渡状態において、先ずバイアス回
路１５に電流Ｉ ＱＩＯが流れ、この電流は、直ちにエ
ミッタフォロワ回路１３の負荷用トランジスタＱ１３の
コレクタ電流Ｉ。

Ｑｌ３を流すように作用するが、そのエミッタフォロワ
回路の駆動トランジスタＱ１□は、バイアス回路１５か
ら前段の第１差動増幅器１１および第２差動増幅器１２
を経てバイアスされるので、電源投入後のそのコレクタ
電流Ｉ ＣＱＩ□の増加は、第４図の曲線２に示すよう
に、曲線１に示すコレクタ電流Ｉ ＣＱ１３の増加より
遅いものとなる。

このため、第４図に示すように両者のコレクタ電流は電
源投入時の過渡状態ｔ１において△Ｉｃの差を生じ、こ
の差電流が、ブシュプル出力増幅段１４によって増幅さ
れ、ポツプ音の発生の原因となる。

本発明によれば、上述したように、このようなポツプ音
の発生は、抵抗手段１６の挿入によって防止されている
。

上述したように抵抗手段１６の挿入は結果的に過渡状態
におけるトランジスタＱ１□のコレクタ電流■。

Ｑｌ２を増大させる方向に作用するので、第４図に示す
両トランジスタＱ１□。

Ｑｌ３のコレクタ電流の差△Ｉｃを小さいものとするこ
とができる。

抵抗手段１６に使用されるＰＮ接合ダイオードＱ１８の
立上り電圧（ＰＮ接合の順方向電圧）が大きすぎる場合
、過渡時において第１差動増幅器に流れる電流によって
ＰＮ接合ダイオードＱ１８から第２差動増幅器に与えら
れるバイアス電圧は大きいものとなり、結果的にトラン
ジスタＱ１２の電流Ｉ ＣＱＩ□は、トランジスタＱ１
３の電流■。

Ｑｌ３に対し、過補償の状態となる。

このような過補償の状態を防止するように適当なコレク
タ電流Ｉ。

Ｑｌ。に調整するために、第３図に示すように、ＰＮ接
合ダイオードＱ１８と並列に抵抗Ｒ１６を接続すること
ができる。

これによって抵抗手段１６の立上り特性を、第２図に示
すように、ＰＮ接合ダイオードのみによる立上り特性１
を、特性曲線２に示すような特性に可変させることがで
きる。

従って、いま過渡状態において抵抗手段１６に与えられ
る電流を１１とすれば、その時に抵抗手段１６に発生す
る電圧をダイオードのみの電圧■１からそれより低い電
圧Ｖ２に変化することができる。

この結果、第２差動増幅器の差動対トランジスタＱ６．
Ｑ７に流れる電流を小さく調整することができるので、
トランジスタＱ１２に流れる電流Ｉ。

、１□を、トランジスタＱ１３の電流Ｉ。

Ｑ工３にバランスするように小さくすることができる。

本発明において、ＰＮ接合ダイオードを抵抗手段１６と
して使用した場合の他の効果は、このＰＮ接合ダイオー
ドＱＩ８を第２差動増幅器１２の差動対トランジスタＱ
６．Ｑ７に対する温度補償素子として兼用できる点にあ
る。

このＰＮ接合ダイオードの使用によって定常状態におけ
る差動対トランジスタＱ６．Ｑ７のバイアス電流は温度
に対し安定化される。

さらに、このＰＮ接合ダイオードの使用は定常状態にお
ける電源電圧の電圧損失を小さいものとすることができ
る。

以上のように、本発明はブシュプル出力段を構成する増
幅素子の一方が、前段増幅器の直流出力によってバイア
スされる場合において、電源投入時のポツプ音を防止す
るために適用されるもので、本発明はその精神を逸脱し
ない範囲内において各種の変形が可能である

【図面の簡単な説明】

第１図および第３図は本発明に従って構成されたＯＣＬ
方式の電力増幅器の一実施例を示す回路図、第２図は本
発明の電力増幅器に用いられる抵抗手段の特性図、第４
図は本発明の電力増幅器の動作を説明するために用いら
れた特性図をそれぞれ示す。 １１：第１差動増幅器、１２：第２差動増幅１器、１３
：エミッタフォロワ回路、１４：プッシュプル出力増幅
手段、１５：バイアス回路、１６：抵抗手段。

Claims (1)

1. 【特許請求の範囲】 １ 第１導電型の第１差動対トランジスタを含む第１差
   動増幅器と、該第１差動増幅器の出力に直流的かつ交流
   的に接続された第２導電型の第２差動対トランジスタを
   含む第２差動増幅器と、該第２差動増幅の出力に直流的
   かつ交流的に接続されたプッシュプル形式に接続された
   一対の増幅部を有するプッシュプル出力増幅器とを具備
   し、前記プッシュプル出力増幅器の前記一対の増幅部の
   うちの第１増幅部は前記第２差動増幅器の直流出力電流
   によって直流バイアス電流が与えられて成る電力増幅器
   において、前記第１差動増幅器と前記第２差動増幅器と
   の間の電源供給路に抵抗手段を挿入することによって、
   電源投入時のポツプ音の発生を防止したことを特徴とす
   る電力増幅器。 ２、特許請求の範囲第１項記載の電力増幅器において、
   前記抵抗手段は、前記電源供給路に対し順方向にバイア
   スされるように挿入されたＰＮ接合ダイオードから成る
   ことを特徴とする電力増幅器。 ３ 特許請求の範囲第２項記載の電力増幅器において、
   前記抵抗手段は、前記ＰＮ接合ダイオードとそれと並列
   接続された抵抗とを含んで成ることを特徴とする電力増
   幅器。 ４ 特許請求の範囲第１項記載の電力増幅器において１
   、前記プッシュプル出力増幅器の出力にはスピーカ負荷
   が接続されて成ることを特徴とする電力増幅器。 ５ 特許請求の範囲第４項記載の電力増幅器において、
   前記プッシュプル出力増幅器の出力端子と前記第１差動
   増幅器の負帰還端子との間には負帰還回路網が接続され
   て成ることを特徴とする電力増幅器。