JPS5951192B2 - 固体撮像装置 - Google Patents

Description

【発明の詳細な説明】 本発明は電荷結合素子等を固体撮像体として使用した固
体撮像装置に関する。

例えば、電荷結合素子（ＣＣＤ）を固体撮像体として使
用する場合には、このＣＣＤを第１図に示す如く構成す
るのが一般的である。

図はフレーム（又はフィールド）トランスファ方式であ
つて、ＩＡは被写体が投影される撮像部で、縦横に配列
形成された絵素となる複数の受光部４を有する。ＩＢは
撮像部ＩＡと同様構成の蓄積部を示し、被写体像の光情
報に応じたキャリヤが対応する位置に転送されて蓄積さ
れる。ＩＣはＩＨ（Ｈは１水平走査期間）分のキャリヤ
を読出すための水平シフトレジスタで、５はその出力端
子を示す。なお、６はチャンネルストッパで、キャリヤ
の転送方向に延長して形成される。

このような構成のＣＣＤＩを例えば３個使用して固体撮
像装置を構成する場合には、３個のＣＣＤ１〜３の空間
的な配列は例えば、水平方向の絵素４の配列ピッチをτ
Ｈとしたときには、１／３τＨだけ順次ずらして配置さ
れる。

従つて、これらに投影される被写体像も夫々に関してｌ
／３τＨに相当する分だけずれた状態で投影されるもの
である。このように配列関係を選定する所似は、その詳
・細なる説明は割愛するも、水平走査方向に配列形成さ
れる絵素数を増すことなく、解像度の向上を図ると共に
、夫々のＣＣＤ１〜３から得られる撮像出力を合成する
ことによつて、輝度成分中に混入する側波帯成分を有効
に除去することにある。

ワ ここで、輝度成分中に混入する側波帯成分を除去す
るには、上述した空間的な位相関係、つまリ１／３τＨ
に相当する時間関係（位相差でいうならば、１２０゜で
ある。第３図参照）を満足した状態で読出さないと、夫
々の側波帯成分Ｓｍ，〜Ｓｍ。の位相差が１２０゜には
ならず、依つてこれら側波帯成分Ｓｍ，〜Ｓｍ。を合成
しても零にはならない。そのためにも、読出し位相関係
を１２０゜に選ぶ必要がある。第４図に夫々の水平シフ
トレジスタＩＣ〜３Ｃに印加するクロツク信号（水平方
向におけるキヤリヤの転送信号（サンプリング信号）を
指す。

）φＣ，〜φＣ。の位相関係を示す。このようなクロツ
ク信号φＣ，〜φＣ，をも踏えて固体撮像装置を駆動す
る回路系の一例を次に説明しよう。

第５図において、１０は駆動信号発生回路を示し、ここ
からはその詳細な説明は省略するも、ＣＣＤＩ〜３を駆
動するため、垂直方向へのキヤリヤ転送用の信号φＶ及
び上述したクロツク信号φＣが得られると共に、後述す
るようにサンプリングホールド用の信号（以下ホールド
信号とする）φＳが得られるようになつている。

ホールド信号φＳはクロツク信号φＣと同一周波数であ
るが、パルス巾及び位相が異なる。なお、本例ではＣＣ
ＤＩ〜３として２相クロツク方式を示す。

そのため、転送信号φＶは移相回路１１に供給され、基
準の転送信号φＶ，と１８０゜位相が異なる転送信号φ
Ｖ。とが形成され、これらはドライブ回路１２を経て、
夫々所望とする電極に印加される。クロツク信号φＣに
関しても同様に移相回路１３Ａ〜１３Ｃ及びドライブ回
路１４Ａ〜１４Ｃが夫々設けられるも、このクロツク信
号φＣに関しては第４図で示したように１２０゜の位相
差を付与しなければならないので、ＣＣＤ２及び３側に
は更に移相回路１５Ａ〜１５Ｂが介在されている。

一方の移相回路１５Ａは１２０゜（２／３π）遅相させ
．るためのもの、他方のそれ１５Ｂは２４０゜（４／３
π）遅相させるためのものである。クロツク信号φＣ，
〜φＣ。

にて読出された各ＣＣＤＩ〜３からの撮像出力ＳＯ，〜
ＳＯ。はサンプリングホールド回路１７Ａ〜１７Ｃに供
給され、所４望の如＜サンプリングされたのち合成器１
８及びマトリツクス回路を経てエンコーダ１９に供給さ
れる。従つてその出力端子１９ａからは例えばＮＴＳＣ
方式におけるカラー映像信号が得られるようになつてい
る。複数のサンプリングホールド回路１７Ａ〜１７Ｃに
はサンプリング動作を付与するために所望としたサンプ
リンダパルスφＳが印加される。

但．し、撮像出力ＳＯＩ〜ＳＯ３間には時間的にも１／
３τＨに相当する時間だけ遅延されて順次出力されるも
のであるから、夫々に印加されるサンプリング信号φＳ
，〜φＳ。相互間も１２０゜の位相差を付与しなければ
ならない。そのため、ホールド回路１７Ｂ、１７Ｃに関
しては移相回路２１Ａ、２１Ｂが介在される。

なお、２２Ａ〜２２Ｃはドライブ回路を示す。このよう
に３個のＣＣＤＩ〜 ３を用いて撮像装置を構成する場
合には、空間的にも時間的にも所定の時間関係を満足さ
せなければならないため、上述したように複数の移相回
路は勿論のこと、複数のドライブ回路を必要とし、回路
が極めて複雑化する欠点る有する。ＣＣＤＩ〜３のクロ
ツク方式が図示以上の場合、つまり３相以上の場合には
一層複雑となり、かつ高価になつてしまうは明らかであ
る。なお、上述した例にあつて、例えば夫々の駆動信号
伝送路上に設けられたドライブ回路を共用し、回路点数
の削減を図ることも考えられるが、この共用構成とする
ためには、それだけ高出力のドライブ回路を用意せねば
ならず、実用的でない。

本発明は、このような点を考慮し、時間的にも空間的に
も所定の関係を満足した状態で、なおかつ回路点数の大
巾な削減を図りうるようにしたものである。

第６図以下を参照して本発明装置の一例を説明するも、
前掲図と対応する部分は同一符号を付し、その説明は省
略する。

本発明では空間的には上述したように１／３τＨだけ相
対的にずらして配置するは同じであるが、信号の読出し
は同相で行なう。

読出し後において始めて夫々の撮像出力ＳＯ，〜ＳＯ。
間に所定の位相差を付与する。それがため、ＣＣＤＩ〜
３の読出しを同相で行なうべく本発明においては第６図
にその一例を示すように、クロツク信号φＣの伝送路上
には１個の移相回路１３と、１個のドライブ回路１４と
が設けられ、ドライブ出力たる１８０゜位相の異なるク
ロツク信号φＣ１・φＣ２は各水平シフトレジスタ１Ｃ
〜３Ｃの対応する電極に対し共通に印加される。

サンプリング動作も同相で行なわれる。

従つて、サンプリング信号φＳの伝送路上にはドライブ
回路２２のみ設けられると共に、第１のサンプリングホ
ールド回路１７Ａ〜１７Ｃに共通に印加される。本発明
においては、同相でサンプリング化た出力に対して位相
差を付与する。

そのため、各信号１伝送路上には遅延回路２５｛２５Ａ
〜２５Ｃ｝が介在される。ＣＣＤｌに関連した遅延回路
２５Ａは必要に応じて設ければよく、仮にこの回路２５
Ａに遅延時間があれば、この時間を基準にして他の回路
２５，Ｂ，２５Ｃの遅延時間が定められるは勿諭である
。

遅延回路２５Ｂは１／３τＨに相当する時間が遅延時間
になり、最後の回路２５Ｃは２／３τＨに相当する時間
が遅延時間に定められる。ここで、遅延回路２５として
はパルス遅延回路，が使用される。

第７図はパルス遅延回路２５の一例を示し、これは第２
のサンプリングホールド回路２６とパルス遅延線２７と
を有し、このパルス遅延線２７にはサンプリング信号φ
Ｓが供給され、この遅延出力でサンプリングを行なう。

遅延線２７の遅延時間Ｄτは介在すべき場所に応じて定
められる。従つて、今前段の第１のサンプリングホール
ド回路１７の出力ＳＯを第８図Ａのように定め、遅延さ
れたサンプリング信号φＳ″にてサンプリングされる時
点を「×」印で示せば、第２のサンプリングホールド回
路２６の出力Ｓ６は第８図Ｂのようになり、入力ＳＯを
Ｄτだけ遅延させることができる。この遅延回路２５を
基本にして、例えばこれを遅延回路２５Ｂに用いた場合
、他方の遅延回路２５Ｃは遅延線２７の遅延量を変更す
るか、又はこの基本回路を第９図のように縦続的に接続
して構成してもよい。

上述の本発明構成によれば、回路構成を著しく簡略化で
きるので、斯種撮像装置のより一層の小型化を図りうる
と共に、安価に提供することができる大なる特徴を有す
る。

また、この発明では唯一の駆動信号発生回路１０でＣＣ
Ｄｌの転送、読出し等を制御し、そしてこの駆動信号発
生回路１０より出力されるサンプリングパルスφＳ （
ＣＣＤｌ〜３の読出しタイミングに同期して得られる）
を遅延回路２５に供給しているので゛、ＣＣＤ］〜３の
読出しタイミングと各チヤンネルに設けられた遅延回路
２５の出力位相が一義的に定まる。

そしてまた、各チヤンネルの遅延回路２５の相互の出力
位相も温度ドリフトや経年変化に追従し、相互の出力位
相の関係に誤差を生ずることがない。さらに、この発明
に使用される遅延回路２５はサンプリングホールド回路
で構成されるが、サンプリングホールド回路は純電子的
なものであり集積化が容易、広帯域である、遅延時間が
任意に設定できる等、小型化するＣＣＤカメラには極め
て有効な遅延手段であり、また遅延時間を決めるには、
供給されるサンプリングホールドパルスの遅延時間を設
定すればよく、具体的にはＣとＲととよりなる単純なパ
ルス遅延線で可能である。このようなことから、本発明
では遅延回路２５としてサンプリングホールド回路が使
用される。

ガラス遅延線などを遅延手段に使用すると上述のような
効果は得られないからである。なお、上述した実施例で
はＣＣＤを３個用いた場合であるが、その数には限定さ
れない。

【図面の簡単な説明】

第１図は固体撮像体の一例を示す構成図、第２図は固体
撮像体の配置図、第３図は撮像出力の位相関係を示す図
、第４図はクロツク信号の位相関係を示す波形図、第５
図は本発明の説明に供する固体撮像装置の一例を示す系
統図、第６図は本発明装置の一例を示す系統図、第７図
及び第９図は遅延回路の一例を示す接続図、第８図は第
７図の動作説明に供する波形図である。 １〜３は固体撮像体、τＨは絵素の配列ピツチ、１０は
駆動信号発生回路、１１，１３｛１３Ａ−Ｊ３Ｃ｝、Ｊ
５Ａ，ｌ５Ｂ，２ｌＡ，２ｌＢは移相回路、１２，１４
｛１４Ａ〜１４Ｃ｝、２Ｊ２｛２２Ａ〜２２Ｃ｝はドラ
イブ回路、１７Ａ〜１７Ｃはサンプリングホールド回路
、２５Ａ〜２５Ｃは遅延回路である。

Claims (1)

【特許請求の範囲】
1. １ 夫々が空間的に所定の位相となる如く配列された複
   数の固体撮像体と、上記固体撮像体から得られた夫々の
   読み出し出力が供給されるサンプリングホールド回路と
   、そのサンプリングホールド出力を合成し、少なくとも
   輝度信号を形成する合成器と、上記複数の固体撮像体の
   水平シフトレジスタに読み出し用のクロック信号を供給
   すると共に上記サンプリングホールド回路にサンプリン
   グ信号を供給する共通のクロック発生器と、上記サンプ
   リング信号に所定の遅延時間を与える遅延回路とよりな
   り、上記クロック発生器から得た同相のクロック信号を
   上記夫々のシフトレジスタに供給して、時間的に同時に
   信号の読み出しを行うと共に、上記サンプリングホール
   ド回路から得られた夫々の読み出し出力の時間関係が上
   記空間的位相と等しくなるように、上記遅延回路により
   サンプリング信号が制御されることを特徴とする固体撮
   像装置。