JPS5951668A - 水平走査発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は液晶表示パネルを使用したテレビジョン受像機
に関するものである。

従来陰極線管（Ｃ−［Ｔ）を映像表示に用いたテレビジ
ョンにあってはＣＲＴ駆動のために高圧偏向回路が必要
であったが、液晶表示パネルではマトリクス・アドレス
のため画面の水平及び垂直走査はデジタル的にアクセス
する必要がある。一方テレビジョンの複合映像信号に含
まれる画像走査のための同期信号は水平同期信号と垂直
同期信号の２つだけで、液晶テレビジョンの如く水平方
向が任意の画素に分割されているマトリクス・パネルで
は水平アドレスを順次アクセスするシフトレジスタに伊
、給する高速クロックを必要とする。この高速クロック
は水平同期信号とのビー　ト障害により画面にＨ音や縞
目の発生を防ぐ土で水平同期信号と位相差を固定する必
要がある。即ち、本発明の目的は液晶表示パネルを使用
したテレビジョン受像機の水平同期信号と位相差を固定
した水平走査クロック発振器を提供することである。

以下本発明の実施例を図面に基いて説明する３゜第１図
は従来のＣＩｔ　ｉ’モノクロ−ムチレビジョンのブロ
ック図で、アンテナ１、チー−す２、中間周波増１１〕
６、映像検波４、音声復調５、スピーカー６、映像増「
ＩＪ７、同期分離８、垂直発振増１１」９、ル直出力１
０、水平発振増巾１１、水平出力１２、高圧整流１６、
ｃ　＋ｔ　’ｒ　１４で構成され、両面の水平、垂直走
査は水平出力回路１２及び垂直出力回路１０の出力て偏
向コイルを１駆動する。

第２図は本発明を実施する液晶テレビジョンのブロック
［）］て、アンテナ１、ヂューナ２、中間周波増巾６、
映像検波４、音声復調５、スピーカー６までは第１図の
Ｃ１じＩ゛テレビジヨン同じ構成で、映像増ｒｌ］１７
、同期分離１８、同期制御回路１９、Ｘドライバ２０、
Ｙドライバ２１、液晶ノシネル２２でｔ１′１１成しで
ある１、 液晶パネル２２は、ここて゛は所謂アクテイヴノくネル
と呼ふＳ１基板上にスイッチング用トランジスタを７ト
リクス状に形成、このＳｉ基扱と透明ガラス板との間に
ゲスト・ホスト型液晶なｌ）大した液晶パネルで説明を
進める。

第：う図は第２図を詳細に示す液晶テレビジョン固有の
部分のブロック図であって、点線６００枠内が同期分離
及び同期制御回路で、同期分離６１、位相比較６２、ロ
ーパスフィルタ６６、電圧制御　　□発振器６４、分周
器６５、ｌ／２分周器３６で＋１〜成され、６１２Ｉが
水平同期信号、６１１）が垂直同期信号の出力である。

３０ａは映像複合信号入力、３７，１〜３７Ｃは映像増
巾、３８８〜３８ｂはフィールド切換スイッチで、３７
ｂのトランジスタで位相反クシ、シた映像信号は１／２
１分周器６６の出力でフィールドに位相の反転した映像
信号を液晶ノζネルにＥｌｌ力口し、液晶を交流駆動す
る。３９ａの抵抗及び３９ｂのコンデンサは映像増巾３
７Ｃの出力を積分平均して液晶パネルの共通電極の電圧
を得る。

４０ばＸドライノくのシフトレジスタ、４１８〜４１ｎ
は映像信号スイッチ、４２しまＹドライノ（のシフトレ
ジスタ、４６は液晶）くネルを示す。４５ａは画素トラ
ンジスタのひとつを示し、ゲー）　＆’！．　Ｙドライ
バのシフトレジスタ、ドレイン（ｉ映像イ言号スイッチ
の出力線の一つに接続し、ソースに（ま画素容量４３ｂ
、画素４３Ｃ７！ｌ″−接続して（・る。画素の共通電
極４３ｄは前述の積分コンデンサ３９ｂに接続している
。Ｘドライノ（のシフトレジスタ４０は水平同期信号で
リセットさ」ｔ、電圧ｆｆｉ制御発振器６４の出力シフ
トノくルスで駆動さｊｔ，Ｙドライバのシフトレジスタ
４２＆ま垂直同期イ言号でリセットされ、水平同期信号
でシフト駆動される。

即ち、分周器６５の分周比をＮ、水平ｌｉｔ期信号の周
波数をＦ　ｈとすると水平方向の画素＆まＦ　ｈ　ｘ　
Ｎの画素走査となり、垂直方向はＦ　ｈで走渣され、水
平及び垂直走査の交点に映像信号スイッチ４１８〜４１
ｎ及び画素トランジスタを経由して画素容量に映像信号
が印加される。水平走査のシフトパルスの周波数は前述
の如く水平同期信号に位相が固定されているため安定し
た画像再生ができる。

第４図は本発明の一実施例を示ず水平走査クロック発振
器の回路図であって、能動素子は全知Ｃ／ＭＯＳ構成で
ある。５０は水平同期信号の入力端子、インバータ５１
ａ、５１ｅ、抵抗５１ｂ、コンデンサ５　ｉ　ｃ，ＮＡ
ＮＤゲート５’１ｄは水平同期信号を微分する微分回路
、ＮＡＮＤゲート５２ａ、インバータ５２ｂは等価パル
ス除去ゲート、カスケード接続したインバータ５３ａ−
５３８、ダイオード５４、コンデンサ５５、抵抗５６は
発振器を構成、この発振器のインバータ５３ｄの出力は
２つのバッファ５７ａ，５７ｃを介して一つは水平走査
クロック化量として出力線５７ｂに、もう一方は８ピツ
トカウンタ５８ａに接続している。ＮＡＮＤゲート５８
１〕、インバータ５８Ｃはカウンタ５８ａで狭パルスを
整形、抵抗５９ａ、コンデンサ５９ｂは積分回路を構成
している。

６０はダイオード、６１はコンデンサ、６２は抵抗でル
）る。第５図は第４図の動作波形で符号ａ〜ｄＫ対応す
る。即ち積分回路を構成する抵抗５９ａ、コンデンサ５
９ｂの接続点ｄの電圧はインバータ５８ｃの狭パルス出
力を積分し、同期信号の微分パルスでポンピングされる
。

従って、狭パルスの積分波形と同期信号の微分パルスの
加算された電圧がダイオード６０を通してコンデンサ６
１を充電する。コンデンサ６１の電圧は抵抗６２を介し
て前述の発振器の発振周波数を制御する。この発振器に
ついては後に詳述するが、ダイオード６０は狭パルスの
積分電圧と同期信号の微分パルスを加算したピーク電圧
をコンデンサ６１に充電するためコンデンサ６１の電圧
は狭パルスの位相と同期信号の重なり合う位相によって
それぞれ異なる電圧をホールドする。

即ちこの発振器はカウンタ５８ａの出力する狭パルスの
狭い位相範囲内で水平同期信号と周波数が固定され、か
つ出力周波数は水平同期信号の２８倍、ずなわち２５６
倍の周波数を得る。従ってカウンタの分周比を任意の値
Ｎとずれば出力周波数も水平同期信号×Ｎの任癌の出力
がイ（７ら」する。

第６１ｍ−第８図は本発明による水平走査クロック発振
器に使用する電圧制御発振器の詳細を示ず回路図であっ
て、第６図の７０ａ〜７０ｅは奇数段のインバータ、７
１はダイオード、７２はコンデンサ、７６は抵抗、７４
は外部制御電圧を示１゜コンデンサ７２の電荷が抵抗７
６を通じて数箱し、インパーク７０ａのスレシホールド
電圧をよぎるとインバータ７０８〜７０ｅは順次反転し
、最終インバータ７０ｅが１になるとダイオード７１を
介してコンデンサ７２は充電される。この結果インバー
タ７０８〜７０ｅは再び反転しコンデンサ７２が抵抗７
６を通じてインバータ７０２１のスレシホールド電圧ま
で放電するまでインバータ７０２〜７０ｅの状態は固定
される。外部制御電圧７４の電圧を上げるとコンデンサ
７２の放電時間は延長される。従って制御電圧を変える
と発振周波数が変わる電圧制御発振器が構成される。

第７図は電圧制御発振器のもう一つの構成例で、インバ
ータ７５３〜７５ｅ、ダイオード７６、コンデンサ７７
、抵抗７８．７９、制御電圧８０で構成される。これも
第６図と同じ原理で制御電圧８０により発振周波数を電
圧制御できる。

第８図はダイオードを省いた構成で、８１基板上にＣ／
〜ＩＯＳプロセスでモノリシック化に適した構造であり
、偶数段カスケードインバータ８１８〜８１ｄ、Ｐチャ
ネルトランジスタ８２、コンデンサ８６、抵抗８４、制
御電圧８５で構成さり、る。トランジスタ８２のソース
は正極電源に接続される。

第９図は第６図〜第８図の動作波形で、Ｔ１及びｄｌが
コンデンサの放電時間で、ｄ、はコンデンサの電圧が初
段インバータのスレシホールドをよぎってから最終イン
バータ又はトランジスタが反転するまでの遅れ時間、Ｔ
２．ｄ２は最終インバータ又はトランジスタの内部抵抗
とコンデンサ２の時定みθによる充電時間でｄ２は前述
のｄｌ　と同じインバータ列の遅れ時間で、制御電圧が
零以外では充放電時間は概略電源電圧〜制御電圧で算出
することができる。

第１０図は本発明のもう一つの実施例であって、インバ
ータ９１８〜９１ｄ、Ｐチャネルトランジスタ９２、コ
ンデンサ９６．１０１．１０４、抵抗９４．１００．１
０５、インバータ９５．９９、Ｎ　０１（ゲー　ト　１
０６　、　ＮＡＮＩ）　　ゲー　ト　１０２　、　８ビ
ツトカウンタ９６、ランチ９７、Ｒ−２ＩｔラーダーＤ
−Ａコンバータで構成され、１０６は水平同期信号入力
端子、１０７は水平走査クロック出力端子である。

即ち、この実施例では電圧制御発振器の出力であるイン
バータ９１ｄの出力をカウンタ９６で分周し、水平同期
信号でカウンタ９７の計数値をラッチし、ランチ９７の
出力を１）−へコンバータ９８で電圧に変換、このＤ−
Ａ出力電圧で電圧制御発振器を制御する。抵抗１０５の
値はＩｔ−２ＲラダーＤ−Ａコンバータ９８のＲの値と
同じにすれば制御電圧は最大でもインバータ９１ａのス
レシホールド程度となり発振ループが停止することはな
い。コンデンサ１０４は制御電圧の平滑、Ｎ　Ａ　Ｎ　
Ｉ）ゲート１ｏ２は水平同期信号の微分と等価パルス除
去を行なう。

以上説明した如く本発明ではＣ／ＭＯＳインバータをカ
スケード接続し、その出力をダイオード若しくはトラン
ジスタで入力に方向性を持たせて帰還し、該入力側にコ
ンデンサ及び抵抗からなる時定数回路を設けた極めて簡
単な構造の発振器を構成し、この時定数回路にバイアス
電圧を印加することで電圧制御発振器としてテレビジョ
ン信号の水平同期信号に位相を固定した液晶表示テレビ
ジョンの水平走査クロックパルスを容易に作成すること
ができる。

【図面の簡単な説明】

第１図は従来のモノクロ−、ムＣＩ（、Ｔテレビジョン
のブロック図、第２図は液晶テレビジョンのブロック図
、第３図は第２図を詳細に示すブロック図、第４図は本
発明の一実施例を示す水平走査、クロック発振器の回路
図、第５［シ１は第４図の動作波形図、第６図〜第８図
は本発明による電圧制御発振器の詳細を示す回路図、第
９図は第６図〜第８図の動作波形図、第１０図は本発明
のもう一つの実施例を示す回路図である。 ５３ａ〜５３ｅ・・・・・・インバータ、５４・・・・
・・ダイオード、 ５９ａ〜５９ｂ・・・・・・積分抵抗及びコンデンサ、
９１２〜９１（１・・・・・インバータ、９２・・・・
・・Ｐチャネルトランジスタ、９７・・・・・ラッチ、 ９８・・・・・・Ｄ−Ａコンバータ。 第４図 第５図 ｄ−′又− 第６図 第８図 弓５

Claims (2)

【特許請求の範囲】
1. （１）液晶画素をマトリクス状に配列した液晶表示テレ
   ビジョンの水平走査クロックの発振器において、全数段
   の０７ＭＯ８構造のインバータをカスケード接続し、該
   インバータの終段出力と初段入力をダイオードで接続し
   、該インバータの初段にコンデンサ及び抵抗からなる並
   列時定数回路を設け、更に該インバータ列の出力を分周
   するカウンタと、該カウンタの出力とテレビジョン信号
   の水平同期信号の位相差を電圧に変換する位相比較器を
   備え、該位相比較器の出力を該時定数回路の抵抗に接続
   した構成を特命とする液晶テレビジョンの水平走査発振
   器。
2. （２）液晶画素をマトリクス状に配列した液晶表示テレ
   ビジョンの水平走査クロックの発振器において、偶数段
   の０７ＭＯ８構造のインバータをカスケード接続し、該
   インバータの終段出力で電源電圧と該インバータの初段
   に接続するトランジスタのゲートを制御されるトランジ
   スタと、該インバータの初段にコンデンサ及び抵抗から
   なる並列時定数回路を設け、更に該インバータ列の出力
   を分周するカウンタと、該カウンタの出力とテレビジョ
   ン信号の水平同期信号の位相差を電圧に変換する位相比
   較器を備え、該位相比較器の出力な該口・一定数回路の
   抵抗に接続した構成を特徴とする液晶テレビジョンの水
   平走査発振器。