JPH065896B2 - ビデオ同期信号分離回路 - Google Patents
ビデオ同期信号分離回路Info
- Publication number
- JPH065896B2 JPH065896B2 JP58123368A JP12336883A JPH065896B2 JP H065896 B2 JPH065896 B2 JP H065896B2 JP 58123368 A JP58123368 A JP 58123368A JP 12336883 A JP12336883 A JP 12336883A JP H065896 B2 JPH065896 B2 JP H065896B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- circuit
- vertical
- synchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、複合ビデオ信号（NTSC）より第１フィールド
同期信号，第２フィールド同期信号及びライン同期信号
（水平）を分離する回路に係り、特に論理素子により同
期分離回路に関するものである。
同期信号，第２フィールド同期信号及びライン同期信号
（水平）を分離する回路に係り、特に論理素子により同
期分離回路に関するものである。
一般にテレビ等の画像信号を処理して、たとえばハード
コピー化する場合などにおいては、複合ビデオ信号より
同期信号を分離する必要がある。
コピー化する場合などにおいては、複合ビデオ信号より
同期信号を分離する必要がある。
テレビ受像機でもこれらの同期分離を行っているが、ま
ず複合ビデオ信号（映像信号と同期信号とが合成された
信号）から映像信号と複合同期信号（垂直同期と水平同
期とが合成された信号）とを分離し、その後に垂直同期
と水平同期とを分離している。この場合、複合同期信号
からの垂直・水平同期分離は一般にＣ・Ｒ時定数による
周波数分離回路等により行われており、積分回路及び微
分回路のアナログ信号処理されている。そのため高分離
精度が得られない欠点がある。テレビ受像機ではこれら
の同期分離精度でも十分であるが、ハードコピーあるい
は計算機等により画像処理を行う場合には安定した同期
分離が要求される。
ず複合ビデオ信号（映像信号と同期信号とが合成された
信号）から映像信号と複合同期信号（垂直同期と水平同
期とが合成された信号）とを分離し、その後に垂直同期
と水平同期とを分離している。この場合、複合同期信号
からの垂直・水平同期分離は一般にＣ・Ｒ時定数による
周波数分離回路等により行われており、積分回路及び微
分回路のアナログ信号処理されている。そのため高分離
精度が得られない欠点がある。テレビ受像機ではこれら
の同期分離精度でも十分であるが、ハードコピーあるい
は計算機等により画像処理を行う場合には安定した同期
分離が要求される。
従来、特開昭５７−14258号公報，特開昭５７−129071
号公報に示される様に、第１フィールド同期信号と第２
フィールド同期信号とをディジタル的に検出する回路が
提案されているが、これらはカウンタ等を必要とし、複
雑、高価という問題がある。
号公報に示される様に、第１フィールド同期信号と第２
フィールド同期信号とをディジタル的に検出する回路が
提案されているが、これらはカウンタ等を必要とし、複
雑、高価という問題がある。
本発明の目的は、このような問題点に鑑み、複合同期信
号より垂直同期及び水平同期を分離する回路において簡
単でかつ安定したビデオ同期信号分離回路を提供するも
のである。
号より垂直同期及び水平同期を分離する回路において簡
単でかつ安定したビデオ同期信号分離回路を提供するも
のである。
本発明の特徴は、論理素子を用いてディジタル信号処理
し、垂直同期（第１フィールド同期信号，第２フィール
ド同期信号）及び水平同期信号に分離できるようにした
ところにある。
し、垂直同期（第１フィールド同期信号，第２フィール
ド同期信号）及び水平同期信号に分離できるようにした
ところにある。
以下図面を用いて本発明のビデオ同期信号分離回路を詳
細に説明する。
細に説明する。
第１図に本発明によるビデオ同期信号分離回路の基本構
成を示す。
成を示す。
同図において、１０はパルス周期判別回路，２０は水平
同期パルス発生回路，３０は垂直等価パルス抽出回路，
４０は垂直同期パルス抽出回路，５０は垂直同期パルス
発生回路，５０は第１フィールド第２フィールド同期信
号分離回路である。
同期パルス発生回路，３０は垂直等価パルス抽出回路，
４０は垂直同期パルス抽出回路，５０は垂直同期パルス
発生回路，５０は第１フィールド第２フィールド同期信
号分離回路である。
第１図の回路動作は第２図の動作タイムシーケンスによ
り説明する。
り説明する。
ビデオ信号の複合同期信号は、第２図のV.S波形に示す
ように水平同期信号と垂直同期信号を表わす等価パルス
とが合成されている。このうち、水平同期信号の周期は
63.5μｓのパルス列であり、等価パルス同期信号の周期
は水平周期の２分の１すなわち31.75μｓである。この
ようなことから水平同期パルス列は、複合同期信号V.S
より等価パルスを取り除くことにより得られる。
ように水平同期信号と垂直同期信号を表わす等価パルス
とが合成されている。このうち、水平同期信号の周期は
63.5μｓのパルス列であり、等価パルス同期信号の周期
は水平周期の２分の１すなわち31.75μｓである。この
ようなことから水平同期パルス列は、複合同期信号V.S
より等価パルスを取り除くことにより得られる。
本実施例では、第１図構成に示すようパルス周期判別回
路１０により等価パルスのみを除去している。すなわ
ち、パルス周期が約４０μｓ（ｔW2としては最高値は後
述する）以下のパルスは除去し、それ以上のパルスを水
平同期パルスとして用いる（第２図のイ波形）。水平同
期パルス発生回路２０は、正規の同期パルス幅に整形す
る回路でありこれより水平同期信号ＬＨが得られる（第
２図のＬＨ波形）。
路１０により等価パルスのみを除去している。すなわ
ち、パルス周期が約４０μｓ（ｔW2としては最高値は後
述する）以下のパルスは除去し、それ以上のパルスを水
平同期パルスとして用いる（第２図のイ波形）。水平同
期パルス発生回路２０は、正規の同期パルス幅に整形す
る回路でありこれより水平同期信号ＬＨが得られる（第
２図のＬＨ波形）。
一方、垂直同期信号は、まず第１図の垂直等価パルス抽
出回路３０により第２図のハ波形のパルスを抽出する。
垂直等価パルスハの抽出に当つては複合同期信号ＶＳよ
り第２図のロ波形に示すような一定パルス幅（ｔW3）の
パルス列に変換し、もとのＶ．Ｓ信号と比較して第２図
のハ波形を発生させる。垂直等価パルスハは１９０．５
μｓ（３水平同期分）の間に６個のパルスが発生され
る。したがって、垂直同期パルス抽出回路４０により第
２図に示すニの波形の垂直同期パルスが発生される。垂
直同期パルス発生回路５０は、正規の同期パルス幅に整
形する回路でありこれより垂直同期信号ＦＨが得られる
（第２図のＦＨ波形）。
出回路３０により第２図のハ波形のパルスを抽出する。
垂直等価パルスハの抽出に当つては複合同期信号ＶＳよ
り第２図のロ波形に示すような一定パルス幅（ｔW3）の
パルス列に変換し、もとのＶ．Ｓ信号と比較して第２図
のハ波形を発生させる。垂直等価パルスハは１９０．５
μｓ（３水平同期分）の間に６個のパルスが発生され
る。したがって、垂直同期パルス抽出回路４０により第
２図に示すニの波形の垂直同期パルスが発生される。垂
直同期パルス発生回路５０は、正規の同期パルス幅に整
形する回路でありこれより垂直同期信号ＦＨが得られる
（第２図のＦＨ波形）。
第１，第２フィールド同期信号分離回路６０は、水平同
期信号ＬＨが発生してから４０μｓ（ｔW2）以内（第２
図のイ信号）にあるＦＨ信号を第１フィールド同期信号
ＦH1とし、４０μｓ（ｔW2）以上（第２図のイ信号）に
あるＦＨ信号を第２フィールド同期信号ＦH2として区別
し分離を行っている。
期信号ＬＨが発生してから４０μｓ（ｔW2）以内（第２
図のイ信号）にあるＦＨ信号を第１フィールド同期信号
ＦH1とし、４０μｓ（ｔW2）以上（第２図のイ信号）に
あるＦＨ信号を第２フィールド同期信号ＦH2として区別
し分離を行っている。
以上のように第１図の回路構成により複合同期信号ＶＳ
から水平同期信号ＬＨ，垂直同期信号ＦＨ，第１フィー
ルド同期信号ＦH1及び第２フィールド同期信号ＦH2を分
離することができる。
から水平同期信号ＬＨ，垂直同期信号ＦＨ，第１フィー
ルド同期信号ＦH1及び第２フィールド同期信号ＦH2を分
離することができる。
次に具体的な回路の実施例について説明する。
第３図に本発明によるビデオ同期信号分離回路の具体的
な回路の１実施例を示す。同図において第１図に示した
同符号の部分はそれぞれ同じ部分に相当するものとす
る。
な回路の１実施例を示す。同図において第１図に示した
同符号の部分はそれぞれ同じ部分に相当するものとす
る。
第３図のパルス周期判別回路１０は、インバータ素子１
１及びモノステブルマルチバイブレータ素子１２より構
成する。１３，１４はモノステブルマルチバイブレータ
素子１２の出力パルス幅を定めるコンデンサと抵抗であ
る。すなわち、出力パルス幅をパルス周期判別値（水平
同期信号分離パルス幅）ｔW2（約４０μｓ）に設定す
る。
１及びモノステブルマルチバイブレータ素子１２より構
成する。１３，１４はモノステブルマルチバイブレータ
素子１２の出力パルス幅を定めるコンデンサと抵抗であ
る。すなわち、出力パルス幅をパルス周期判別値（水平
同期信号分離パルス幅）ｔW2（約４０μｓ）に設定す
る。
したがって、等価パルスは、周期が31.75μｓであるた
め出力されず水平同期パルス（周期63.5μｓ）のみが第
２図に示すイ波形のように検知し出力される。
め出力されず水平同期パルス（周期63.5μｓ）のみが第
２図に示すイ波形のように検知し出力される。
第３図の水平同期パルス発生回路２０は、モノステブル
マルチバイブレータ素子２１及びインバータ素子２４よ
り構成し、マルチバイブレータ素子２１によって水平同
期信号のパルス幅を要求値に設定する。２２、及び２３
はそのパルス幅を設定するコンデンサ及び抵抗である。
第３図の場合2.5μｓに設定した例を示したもので、第
２図のＬＨ波形に示す水平同期信号が得られる。なお、
インバータ素子２４はバッファ用に挿入したものであ
る。
マルチバイブレータ素子２１及びインバータ素子２４よ
り構成し、マルチバイブレータ素子２１によって水平同
期信号のパルス幅を要求値に設定する。２２、及び２３
はそのパルス幅を設定するコンデンサ及び抵抗である。
第３図の場合2.5μｓに設定した例を示したもので、第
２図のＬＨ波形に示す水平同期信号が得られる。なお、
インバータ素子２４はバッファ用に挿入したものであ
る。
第３図の垂直等価パルス抽出回路３０は、モノステブル
マルチバイブレータ素子３２，コンデンサ３３，抵抗３
４により複合同期信号V.Sをあるパルス幅（等価パルス
分離パルス幅ｔW3＝２０μｓの例を示す）で一方向（同
図では負方向の例を示す）のパルス列（第２図のロ信号
波形）に交換する。ロ信号のパルス列より垂直等価パル
スを抽出するには第２図に示す波形からもわかるように
複合同期信号ＶＳによりゲートすれば得られる。第３図
ではＮＡＤゲート素子３９により行っている。なおイン
バータ素子３５，３８及び抵抗３６，コンデンサ３７は
１００ｎｓ程度の遅延回路を構成したもので、スパイク
ノイズを取るために挿入したものである。
マルチバイブレータ素子３２，コンデンサ３３，抵抗３
４により複合同期信号V.Sをあるパルス幅（等価パルス
分離パルス幅ｔW3＝２０μｓの例を示す）で一方向（同
図では負方向の例を示す）のパルス列（第２図のロ信号
波形）に交換する。ロ信号のパルス列より垂直等価パル
スを抽出するには第２図に示す波形からもわかるように
複合同期信号ＶＳによりゲートすれば得られる。第３図
ではＮＡＤゲート素子３９により行っている。なおイン
バータ素子３５，３８及び抵抗３６，コンデンサ３７は
１００ｎｓ程度の遅延回路を構成したもので、スパイク
ノイズを取るために挿入したものである。
第３図の垂直同期パルス抽出回路４０は、垂直等価パル
スが６個（３Ｈ分）発生するため２００μｓの時間間隔
を持つモノステブルマルチバイブレータ素子４１により
第２図に示すニの波形を得ることができる。
スが６個（３Ｈ分）発生するため２００μｓの時間間隔
を持つモノステブルマルチバイブレータ素子４１により
第２図に示すニの波形を得ることができる。
第３図の垂直同期パルス発生回路５０は、第２図のニの
進信号より規定のパルス幅（図においては2.5μｓの
例）に整形する回路で、モノステブルマルチバイブレー
タ素子５１により構成した。なお５２，５３はそのパル
ス幅をきめるためのコンデンサ，抵抗である。また、イ
ンバータ素子５５は出力バッファ用として挿入したもの
である。
進信号より規定のパルス幅（図においては2.5μｓの
例）に整形する回路で、モノステブルマルチバイブレー
タ素子５１により構成した。なお５２，５３はそのパル
ス幅をきめるためのコンデンサ，抵抗である。また、イ
ンバータ素子５５は出力バッファ用として挿入したもの
である。
第３図の第１，第２フィールド同期信号分離回路６０
は、パルス周期判別回路１０の判別パルス幅ｔW2（４０
μｓ）以内の垂直同期信号ＦＨを第１フィールド同期信
号ＦH1及びｔW2（４０μｓ）以外の垂直同期信号ＦＨを
第２フィールド同期信号ＦH2であるため、パルス周期判
別回路１０の出力信号イ及びイによりゲート回路を構成
すれば得られれる。６１及び６２はＮＡＤゲート素子に
より構成したもので第１，第２フィールド同期信号
ＦH1，ＦH2を分離することができる。
は、パルス周期判別回路１０の判別パルス幅ｔW2（４０
μｓ）以内の垂直同期信号ＦＨを第１フィールド同期信
号ＦH1及びｔW2（４０μｓ）以外の垂直同期信号ＦＨを
第２フィールド同期信号ＦH2であるため、パルス周期判
別回路１０の出力信号イ及びイによりゲート回路を構成
すれば得られれる。６１及び６２はＮＡＤゲート素子に
より構成したもので第１，第２フィールド同期信号
ＦH1，ＦH2を分離することができる。
なお、パルス周期判別回路１０の水平同期信号分離パル
ス幅ｔW2及び垂直等価パルス抽出回路３０の等価パルス
分離パルス幅ｔW3は、フィールド同期信号ＦＨを抽出す
るときに設定範囲及び最適パルス幅がある。以下これら
について説明する。
ス幅ｔW2及び垂直等価パルス抽出回路３０の等価パルス
分離パルス幅ｔW3は、フィールド同期信号ＦＨを抽出す
るときに設定範囲及び最適パルス幅がある。以下これら
について説明する。
いま、複合同期信号ＶＳの水平同期をｔWH（63.5μ
ｓ）、等価パルス周期を1/2tWH（31.75μｓ），パルス
幅をｔW1（一般に2.5μｓ程度）とするとフィールド同
期信号付近の動作タイムシーケンスは第４図に示すよう
になる。
ｓ）、等価パルス周期を1/2tWH（31.75μｓ），パルス
幅をｔW1（一般に2.5μｓ程度）とするとフィールド同
期信号付近の動作タイムシーケンスは第４図に示すよう
になる。
第４図よりわかるようにｔW2及びｔW3の設定範囲は次の
条件内でなければならない。
条件内でなければならない。
ここで、ｔW2の最小余裕値をα１，ｔW2の最大余裕値を
α２及びｔW3の最大余裕値をα３（ｔW3の最小余裕値は
α２となる）とすれば(1)式は次式のようになる。
α２及びｔW3の最大余裕値をα３（ｔW3の最小余裕値は
α２となる）とすれば(1)式は次式のようになる。
(2)式において、ｔW2及びｔW3の最適条件としてそれぞ
れの余裕値を等しくαとすれば第４図よりαは次式で表
わされる。
れの余裕値を等しくαとすれば第４図よりαは次式で表
わされる。
したがって、ｔW2，ｔW3の最適条件は(2),(3)式により
次のようになる。ただしｔWH＝63.5μｓ，ｔW1＝2.5μ
ｓとした。
次のようになる。ただしｔWH＝63.5μｓ，ｔW1＝2.5μ
ｓとした。
以上のようにｔW2及びｔW3を41.5μｓ及び19.5μｓに設
定すれば最適条件で同期分離ができる。従って、本発明
の回路構成で回路定数で決定するｔW2，ｔW3が、（１）
式の条件を満たすことにより、（４）式のように選定で
きる。このようにディジタル化信号処理によって、
ｔW2，ｔW3の値を選定することにより、複合ビデオ信号
の歪みや、ゴースト信号等によるジッタ等が含まれた場
合でも安定した出力が得られる。
定すれば最適条件で同期分離ができる。従って、本発明
の回路構成で回路定数で決定するｔW2，ｔW3が、（１）
式の条件を満たすことにより、（４）式のように選定で
きる。このようにディジタル化信号処理によって、
ｔW2，ｔW3の値を選定することにより、複合ビデオ信号
の歪みや、ゴースト信号等によるジッタ等が含まれた場
合でも安定した出力が得られる。
以上述べた様に本発明によれば、簡単でかつ安定したビ
デオ同期信号分離回路を得ることができる。
デオ同期信号分離回路を得ることができる。
第１図は本発明による同期信号分離回路の基本ブロック
図、第２図は第１図の動作タイムシーケンスを示す図、
第３図は本発明による同期信号分離回路の具体的な回路
の１実施例を示す図、第４図はフィールド同期信号付近
の詳細な動作タイムシーケンスを示す図である。 １０…パルス周期判別回路、２０…水平同期パルス発生
回路、３０…垂直等価パルス抽出回路、４０…垂直同期
パルス抽出回路、５０…垂直同期パルス発生回路、６０
…第１及び第２フィールド同期信号分離回路。
図、第２図は第１図の動作タイムシーケンスを示す図、
第３図は本発明による同期信号分離回路の具体的な回路
の１実施例を示す図、第４図はフィールド同期信号付近
の詳細な動作タイムシーケンスを示す図である。 １０…パルス周期判別回路、２０…水平同期パルス発生
回路、３０…垂直等価パルス抽出回路、４０…垂直同期
パルス抽出回路、５０…垂直同期パルス発生回路、６０
…第１及び第２フィールド同期信号分離回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長嶋 守夫 茨城県日立市幸町３丁目１番１号 株式会 社日立製作所日立研究所内 (56)参考文献 特開 昭57−58466（ＪＰ，Ａ)
Claims (1)
- 【請求項１】水平同期パルス（周期ｔWH），垂直同期パ
ルス及び等価パルス（パルス幅ｔW1）の合成されたビデ
オ信号の複合同期信号より水平同期信号ＬH，垂直同期
信号ＦH及び第１，第２フィールド同期信号ＦH1，ＦH2
を分離する回路において、 出力パルス幅（ｔW2）を決定するコンデンサと抵抗とを
有するモノステブルマルチバイブレータ素子に前記複合
同期信号を入力して水平同期パルスを出力するパルス周
期判別回路と、 前記パルス周期判別回路の出力から、抵抗とコンデンサ
を有するモノステブルマルチバイブレータ素子によって
要求された同期パルス幅に整形し水平同期信号ＬHを発
生させる水平同期パルス発生回路と、 出力パルス幅（ｔW3）を決定するコンデンサ及び抵抗を
有し、前記複合同期信号を入力するモノステブルマルチ
バイブレータ素子の出力の反転信号と、前記複合同期信
号とからＮＡＮＤ回路を介して垂直等価パルスを出力す
る垂直等価パルス抽出回路と、 ３ｔWH以上のパルス幅を発生するためのコンデンサと抵
抗を有するモノステブルマルチバイブレータ素子に前記
垂直等価パルスを反転した信号を入力し垂直同期パルス
を出力する垂直同期パルス抽出回路と、 前記垂直同期パルスの立上り信号に基づいて垂直同期信
号ＦHを発生させるため、略ｔW1のパルス幅を設定する
コンデンサと抵抗を有するモノステブルマルチバイブレ
ータ素子から構成される垂直同期パルス発生回路と、 前記パルス周期判別回路の出力信号（パルス幅ｔW2）
と、垂直同期パルス発生回路の信号を用いて第１のフィ
ールド信号同期信号ＦH1を生成するＮＡＮＤゲート素子
と、前記パルス周期判別回路の反転出力と垂直同期パル
ス発生回路の信号を用いて第２のフィールド同期信号Ｆ
H2を生成するＮＡＮＤゲート素子からなる第１第２フィ
ールド同期信号分離回路とを有し、 前記各パルス幅の設定範囲を(1/2)tWH＜tW2＜(1/2)tWH+
tW3、及びtW2-(1/2)tWH＜tW3＜(1/2)tWH-tW1としたこと
を特徴とするビデオ同期信号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58123368A JPH065896B2 (ja) | 1983-07-08 | 1983-07-08 | ビデオ同期信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58123368A JPH065896B2 (ja) | 1983-07-08 | 1983-07-08 | ビデオ同期信号分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6016071A JPS6016071A (ja) | 1985-01-26 |
| JPH065896B2 true JPH065896B2 (ja) | 1994-01-19 |
Family
ID=14858848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58123368A Expired - Lifetime JPH065896B2 (ja) | 1983-07-08 | 1983-07-08 | ビデオ同期信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065896B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0546218Y2 (ja) * | 1987-12-25 | 1993-12-02 | ||
| JP2553899Y2 (ja) * | 1990-11-29 | 1997-11-12 | 住友スリーエム株式会社 | ケーブル用圧接コネクタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5758466A (en) * | 1980-09-26 | 1982-04-08 | Fujitsu Ltd | Video synchronism detecting system |
-
1983
- 1983-07-08 JP JP58123368A patent/JPH065896B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6016071A (ja) | 1985-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5467140A (en) | Vertical synchronous signal separation apparatus | |
| JPH065896B2 (ja) | ビデオ同期信号分離回路 | |
| JP3211685B2 (ja) | テレビジョン映像信号の水平アドレス発生回路 | |
| JPH025073B2 (ja) | ||
| JPS6320970A (ja) | テレビジヨン信号の雑音抑圧装置 | |
| JP2563639B2 (ja) | 色副搬送波発生装置 | |
| JP2606216B2 (ja) | 水平同期信号形成回路 | |
| JPH11261845A (ja) | 映像信号処理回路 | |
| JPH06296241A (ja) | ディジタル水平同期再生回路 | |
| JPH0445341Y2 (ja) | ||
| JPH03151769A (ja) | クランプパルス発生回路 | |
| JP3082197B2 (ja) | 同期信号分離回路 | |
| JPH0614702B2 (ja) | ビデオ信号処理装置 | |
| JP3024725B2 (ja) | スキューパルス検出回路 | |
| JPH04180365A (ja) | ノイズパルス除去回路 | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JP2670879B2 (ja) | ゴースト除去装置 | |
| JPS5951679A (ja) | 複合映像信号判定方法及びその回路 | |
| JPS61113365A (ja) | 垂直同期信号分離回路 | |
| JPH0234510B2 (ja) | ||
| JPH05328168A (ja) | 同期信号検出装置 | |
| JPH02228881A (ja) | 同期分離回路 | |
| JPS63303575A (ja) | フィ−ルドの基準信号形成回路 | |
| JPS63122388A (ja) | 同期再生回路 | |
| JPS6141295A (ja) | 白黒・カラ−自動判定装置 |