JPS5952332A - プロセス入力伝達方法 - Google Patents
プロセス入力伝達方法Info
- Publication number
- JPS5952332A JPS5952332A JP16180882A JP16180882A JPS5952332A JP S5952332 A JPS5952332 A JP S5952332A JP 16180882 A JP16180882 A JP 16180882A JP 16180882 A JP16180882 A JP 16180882A JP S5952332 A JPS5952332 A JP S5952332A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- input
- signal
- reading
- process input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は計算機制御システム用のプロセス入力伝達方
法に関する。
法に関する。
プロセス入力伝達に用いる装置としてはディジタルまた
はアナマグ入力伝達装置があり、例えばディジタル入力
伝達装置は外部ディジタル信号を計算機がよみとるため
に適した信号レベルにするとともに重畳ノイズを円滑化
する機能を、重たアナーダ入力伝達装置はアナーグ・デ
ィジタル変換機能を持つことが知られている。しかし第
一図に示す従来方式によるプロセス人、出力伝達装歓構
成図においては、外部ディジタル信号を入力信号線１１
Ｋよりよみとるための入力伝達装置１′自体にはよみ
とり終了報知信号を発生する機能がないため計算機ｌＯ
みずから別の出力伝達１１＃を介してよみとり終了報知
線１２ Ｋ終了報告しなければならなかった。そのため
には何ステ、プかの命令を配憶しておいて遂行せねばな
らず、しかも入力信号よみとりの頻度が大となると、対
応する終了信号出力処理のための計算機占有時間が大と
なる欠点があった。
はアナマグ入力伝達装置があり、例えばディジタル入力
伝達装置は外部ディジタル信号を計算機がよみとるため
に適した信号レベルにするとともに重畳ノイズを円滑化
する機能を、重たアナーダ入力伝達装置はアナーグ・デ
ィジタル変換機能を持つことが知られている。しかし第
一図に示す従来方式によるプロセス人、出力伝達装歓構
成図においては、外部ディジタル信号を入力信号線１１
Ｋよりよみとるための入力伝達装置１′自体にはよみ
とり終了報知信号を発生する機能がないため計算機ｌＯ
みずから別の出力伝達１１＃を介してよみとり終了報知
線１２ Ｋ終了報告しなければならなかった。そのため
には何ステ、プかの命令を配憶しておいて遂行せねばな
らず、しかも入力信号よみとりの頻度が大となると、対
応する終了信号出力処理のための計算機占有時間が大と
なる欠点があった。
本発明は上記欠点を除去するためになされたもので、そ
の目的は計算機が入力伝達装置を介して外部ディジタル
信号をよみとった一計算機のプロゲラ五道行によること
なく入力伝達装置自体が―自によみとり終了＠愕を発生
送出して針Ｓ＊の負担を軽減することにある。
の目的は計算機が入力伝達装置を介して外部ディジタル
信号をよみとった一計算機のプロゲラ五道行によること
なく入力伝達装置自体が―自によみとり終了＠愕を発生
送出して針Ｓ＊の負担を軽減することにある。
以下に図面を参照して本発明の実施例について詳細に説
明する。
明する。
第２図は本発明の実施例によるプロセス入力伝達装置構
成図であり、１はプロセス入力伝達装置で外部プロセス
からの入力信号が入力信号線１１を通り入力信号変換器
２で計算機１０に適した信号レベル、極性に変換され微
細なノイスが重畳していても円滑化する入力信号保持器
３に保持される。
成図であり、１はプロセス入力伝達装置で外部プロセス
からの入力信号が入力信号線１１を通り入力信号変換器
２で計算機１０に適した信号レベル、極性に変換され微
細なノイスが重畳していても円滑化する入力信号保持器
３に保持される。
計算機】０からのよみとり指令はよみとり指令伝達路６
、よみとり指令伝達路インターフェース７を介して制御
装置４に伝えられる。制御装置４にハ例えｋｆ、−ｑイ
ｌｖｓプロセッサを内蔵しよみとり指令伝達路インター
７エース７からのよみとり指令をうけて入力信号保持器
３の内容をよみとり、制御装置４を介して計算機１０へ
の入力信号伝達路５に送出するとともに、よみとり終了
信号をよみとり終了信号伝達路８、出力信号変換器９に
送出し、外部プロセスに適した信号レベルに変換してよ
みとり終了報知線１２から外部プロセスに送出する。
、よみとり指令伝達路インターフェース７を介して制御
装置４に伝えられる。制御装置４にハ例えｋｆ、−ｑイ
ｌｖｓプロセッサを内蔵しよみとり指令伝達路インター
７エース７からのよみとり指令をうけて入力信号保持器
３の内容をよみとり、制御装置４を介して計算機１０へ
の入力信号伝達路５に送出するとともに、よみとり終了
信号をよみとり終了信号伝達路８、出力信号変換器９に
送出し、外部プロセスに適した信号レベルに変換してよ
みとり終了報知線１２から外部プロセスに送出する。
入力信号保持器３は場合により省略することもできる。
外部プロセスからのディジタル入力信号には数量データ
のみならず、データ種別コードも含むとき、よみとり終
了信号中にも、データ種別コードを含むようｋし、外部
プロセスでデータ・コード識別回路を設ければプロセス
入力伝達装置の機能は更に向上する。外部プロセスから
の入力信号はディジタルに限らずアナログ信号であって
も利用でき計算機からのＷＲＩＴＥ指令（マルチプレク
サ、アナログディジタル変換器指定による７すｐグディ
ジタル変換指令）とＲＥＡＤ指令（アナログ・ディジタ
ル変換器指定による変換結果の記憶装置への転送指令）
遂行時に、 ＲＥＡＤ指令終了報知にも適用できること
はいうまでもない。
のみならず、データ種別コードも含むとき、よみとり終
了信号中にも、データ種別コードを含むようｋし、外部
プロセスでデータ・コード識別回路を設ければプロセス
入力伝達装置の機能は更に向上する。外部プロセスから
の入力信号はディジタルに限らずアナログ信号であって
も利用でき計算機からのＷＲＩＴＥ指令（マルチプレク
サ、アナログディジタル変換器指定による７すｐグディ
ジタル変換指令）とＲＥＡＤ指令（アナログ・ディジタ
ル変換器指定による変換結果の記憶装置への転送指令）
遂行時に、 ＲＥＡＤ指令終了報知にも適用できること
はいうまでもない。
本発明によればプロセス入力伝達装置に設けた、制御装
置は計算機からのよみとり指令をうけて外部プロセスか
らのディジタル信号、またはアナログ信号をディジタル
信号に変換し計算機へ送出するとともに、計算機からの
別指令によることなくよみとり終了信号を終了報知線か
ら外部プロセスに送出するので、短時間に変化するプロ
セス入力信号を読みプロセス入力データの変動に対する
応答速度を計算機の許す限りあけたいときでも計算機Ｋ
かける負担を軽くすることができる。
置は計算機からのよみとり指令をうけて外部プロセスか
らのディジタル信号、またはアナログ信号をディジタル
信号に変換し計算機へ送出するとともに、計算機からの
別指令によることなくよみとり終了信号を終了報知線か
ら外部プロセスに送出するので、短時間に変化するプロ
セス入力信号を読みプロセス入力データの変動に対する
応答速度を計算機の許す限りあけたいときでも計算機Ｋ
かける負担を軽くすることができる。
この他別個の計算機からの送出信号に対するよみとり終
了報知信号を該当計算機への入力信号とする事により計
算機相互間の情報伝送、オペレータへの通知などの利用
も考えられる。
了報知信号を該当計算機への入力信号とする事により計
算機相互間の情報伝送、オペレータへの通知などの利用
も考えられる。
第１図は従来方式によるプｐゼス入、出力伝達装置構成
図、第２図は本発明の実施例による入力伝達装置構成図
である。 符号説明 ｌ：本発明の入力伝達装置、１／ 、１／／ Ｈ従来方
式％式％ ：信 号伝達路、６：よみとり指令伝達路、７：よみとり指令
伝達路インターフェース、８：よみとり終了伝達路、９
：出力信号変換器、ｌＯ：計算機、１１：入力信号線、
１２：よみとり終了報知線。 イ℃理大弁理士山 口 巖 （５） 才１ 閃 ′ｆＺ ｒ：ｉ！Ｊ
図、第２図は本発明の実施例による入力伝達装置構成図
である。 符号説明 ｌ：本発明の入力伝達装置、１／ 、１／／ Ｈ従来方
式％式％ ：信 号伝達路、６：よみとり指令伝達路、７：よみとり指令
伝達路インターフェース、８：よみとり終了伝達路、９
：出力信号変換器、ｌＯ：計算機、１１：入力信号線、
１２：よみとり終了報知線。 イ℃理大弁理士山 口 巖 （５） 才１ 閃 ′ｆＺ ｒ：ｉ！Ｊ
Claims (1)
- 【特許請求の範囲】 １）計算機に接続されるプロセス入力伝達装置が、該計
算機からのよみとり指令により外部プロセス入力信号を
前記計算機に送出したとき、外部に対して入力伝達装置
識別信号とともによみとり終了報知信号を送出する機能
を有することを％徴とするプロセス入力伝達方法。 ２）外部プロセス入力信号にはブーセス数量データとデ
ータ種別フード情報とを併せ有することを特徴とする 特許請求範囲第一項記載のプロセス入力伝達方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16180882A JPS5952332A (ja) | 1982-09-17 | 1982-09-17 | プロセス入力伝達方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16180882A JPS5952332A (ja) | 1982-09-17 | 1982-09-17 | プロセス入力伝達方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5952332A true JPS5952332A (ja) | 1984-03-26 |
Family
ID=15742302
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16180882A Pending JPS5952332A (ja) | 1982-09-17 | 1982-09-17 | プロセス入力伝達方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952332A (ja) |
-
1982
- 1982-09-17 JP JP16180882A patent/JPS5952332A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5952332A (ja) | プロセス入力伝達方法 | |
| JP2763029B2 (ja) | 第１および第２のプロセツサ間でのデータ交換方法 | |
| JPH06231070A (ja) | インターフェース装置 | |
| JPS63212557A (ja) | プリンタ装置 | |
| JPS6464056A (en) | Information processor for connecting serial interface bus | |
| JPS61147332A (ja) | コ−ド変換装置 | |
| JPS60239859A (ja) | パ−ソナルコンピユ−タ用デ−タ転送装置 | |
| JP2630071B2 (ja) | データ送受信方式 | |
| KR0127877Y1 (ko) | 알에스-485/알에스-232 컨버터를 구비한 피엘씨 통신 네트워크 | |
| JPS61174847A (ja) | デ−タ伝送システム | |
| JPS57194647A (en) | Optical communication system | |
| KR940004923B1 (ko) | 피씨 접속용 모뎀의 다기능 통신방법 | |
| JPH01129554A (ja) | 回線接続装置 | |
| JPH0548668A (ja) | 強制レート変換モデム伝送装置 | |
| JPS6121650A (ja) | 自動交換機のデ−タ端末接続制御方式 | |
| JPS63240661A (ja) | デ−タ通信装置 | |
| JPS586644A (ja) | 情報処理装置における回線制御方式 | |
| JPS6117426B2 (ja) | ||
| JPS6360409B2 (ja) | ||
| JPH0374559B2 (ja) | ||
| JPS5515542A (en) | Data transmitter | |
| JPS58156253A (ja) | 調歩式デ−タ伝送装置 | |
| JPS5961241A (ja) | 端末装置のデ−タ伝送方式 | |
| JPS59189360U (ja) | 信号伝送システム | |
| JPS61120548A (ja) | デ−タ伝送装置 |