JPS5952344A - ドツトプリンタ制御装置 - Google Patents
ドツトプリンタ制御装置Info
- Publication number
- JPS5952344A JPS5952344A JP57161670A JP16167082A JPS5952344A JP S5952344 A JPS5952344 A JP S5952344A JP 57161670 A JP57161670 A JP 57161670A JP 16167082 A JP16167082 A JP 16167082A JP S5952344 A JPS5952344 A JP S5952344A
- Authority
- JP
- Japan
- Prior art keywords
- dot
- output
- driver
- printer
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims description 2
- 230000006378 damage Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000008439 repair process Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/22—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of impact or pressure on a printing material or impression-transfer material
- B41J2/23—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of impact or pressure on a printing material or impression-transfer material using print wires
- B41J2/30—Control circuits for actuators
Landscapes
- Dot-Matrix Printers And Others (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はドツトプリンタ制ｍ装置に関し、待にマイクロ
コンピュータ等により制御される電子式タイムレコーダ
等のタイムカード上の印字に適したドツトプリンタ制御
装置に関する。
コンピュータ等により制御される電子式タイムレコーダ
等のタイムカード上の印字に適したドツトプリンタ制御
装置に関する。
従来のドツト・プリンタ制御Ｉ装置の概要を第１図に示
す。同図において、１ｏは全体のシステム制御を監視す
る中央処理装置ｃＰＵ、１２は印字情報を含むシステム
プログラムが格納されたＲＯＭ、１４はデータの一時記
憶や所定のレジスタとして使用されるメモリエリアを有
するＲ△〜１．１６はハス、１’８ＬｔＣＰＬＪ１０．
ＲＯＭ１２、ＲＡＭ１４等からなるマイクロコンピュー
タシステムと外部機器であるドツトプリンタとを接続１
−るｒ、’。
す。同図において、１ｏは全体のシステム制御を監視す
る中央処理装置ｃＰＵ、１２は印字情報を含むシステム
プログラムが格納されたＲＯＭ、１４はデータの一時記
憶や所定のレジスタとして使用されるメモリエリアを有
するＲ△〜１．１６はハス、１’８ＬｔＣＰＬＪ１０．
ＲＯＭ１２、ＲＡＭ１４等からなるマイクロコンピュー
タシステムと外部機器であるドツトプリンタとを接続１
−るｒ、’。
インターフェースである。このＴ１０インターフエース
１８にはＣＰＵ１０の監視の下で、ＲＯＭ１２、もしく
はＲＡＭ１４から所定のドラｉ・情報が入力され、その
出力によりドライバ２０を作動させ、このドライバ２０
からのドツト出力によりドツトプリンタ２２を駆動して
、被印字体、例えばタイムカード上に所望の印字を行う
ように構成されている。ところで上記Ｉ１０インターフ
ェースには通常第２図に示されるようなラッチ回路１８
Ｌが設けられ、入力されるドツト情報を所定のタイミン
グでラッチもしくはサンプルし、これらのラッチもしく
はサンプルされた出力によりドライバ２０を駆動するよ
うに構成することにより印字動作の安定化を計っている
。第２図に示されるものは、Ｄタイプのフリップ・７０
ツブを利用した衆知のラッチ回路１８Ｌで、入力端１ａ
には入力Ｄ（ドツト情報）が、入力端１ｂにはラッチも
しくはサンプルのタイミング信号であるストローブ信号
Ｔが供給され、その出力としてＱ、Ｑｔｆ得られる。第
３図を参照すると、例えば入力りが第３図Ａ、ストロー
ブ信号Ｔが第３図Ｂのようであると仮定すると、ラッチ
出力Ｑは、ストローブ信号下の発生時点で入力りの状態
が変化（例えばＨからＬへ）した時、それに同期して発
生する。なおラッチ出力Ｑの立下り時点はＤタイプであ
るため人力りの次の状態変化時点となる。
１８にはＣＰＵ１０の監視の下で、ＲＯＭ１２、もしく
はＲＡＭ１４から所定のドラｉ・情報が入力され、その
出力によりドライバ２０を作動させ、このドライバ２０
からのドツト出力によりドツトプリンタ２２を駆動して
、被印字体、例えばタイムカード上に所望の印字を行う
ように構成されている。ところで上記Ｉ１０インターフ
ェースには通常第２図に示されるようなラッチ回路１８
Ｌが設けられ、入力されるドツト情報を所定のタイミン
グでラッチもしくはサンプルし、これらのラッチもしく
はサンプルされた出力によりドライバ２０を駆動するよ
うに構成することにより印字動作の安定化を計っている
。第２図に示されるものは、Ｄタイプのフリップ・７０
ツブを利用した衆知のラッチ回路１８Ｌで、入力端１ａ
には入力Ｄ（ドツト情報）が、入力端１ｂにはラッチも
しくはサンプルのタイミング信号であるストローブ信号
Ｔが供給され、その出力としてＱ、Ｑｔｆ得られる。第
３図を参照すると、例えば入力りが第３図Ａ、ストロー
ブ信号Ｔが第３図Ｂのようであると仮定すると、ラッチ
出力Ｑは、ストローブ信号下の発生時点で入力りの状態
が変化（例えばＨからＬへ）した時、それに同期して発
生する。なおラッチ出力Ｑの立下り時点はＤタイプであ
るため人力りの次の状態変化時点となる。
このように従来装置では、入力されるドツト情報をラッ
チするなどして、印字動作の安定化を計っているが、電
源電圧の低下等の電圧巽常や、メモリの破壊等によって
ＣＰＵ１０によりその実行が規定されているプログラム
に暴走が生じたとすると、ドツト情報、即ち第２図及び
第３図では入力りがＨ′もしくは″Ｌ°状態のままであ
ったり、波形の乱れでストローブ信号Ｔによりラッチ不
能であったり、あるいはラッチが不完全である場合には
、暴走したプログラムに基づくデータによりドライバ２
０を介してプリンタ２２を長時間ＯＮ状態にする信号が
印加される場合がある。その結果、プリンタ２２が焼損
したりするなどして危険であり、特に電子式タイムレコ
ーダの印字用として使われる小型で他の機器と一体的に
組み込まれているプリンタの場合にはその修理が困難で
あった。
チするなどして、印字動作の安定化を計っているが、電
源電圧の低下等の電圧巽常や、メモリの破壊等によって
ＣＰＵ１０によりその実行が規定されているプログラム
に暴走が生じたとすると、ドツト情報、即ち第２図及び
第３図では入力りがＨ′もしくは″Ｌ°状態のままであ
ったり、波形の乱れでストローブ信号Ｔによりラッチ不
能であったり、あるいはラッチが不完全である場合には
、暴走したプログラムに基づくデータによりドライバ２
０を介してプリンタ２２を長時間ＯＮ状態にする信号が
印加される場合がある。その結果、プリンタ２２が焼損
したりするなどして危険であり、特に電子式タイムレコ
ーダの印字用として使われる小型で他の機器と一体的に
組み込まれているプリンタの場合にはその修理が困難で
あった。
３一
本発明は上記の点に鑑みてなされたもので、電圧巽常や
メモリの破壊等によって生ずるプログラムの暴走により
、ドツトプリンタがＯＮ状態に保たれ、それによって焼
損するという事故を未然に防ぐことを可能にしたドツト
プリンタ制１ｌｌＩ装置を提供することを目的とする。
メモリの破壊等によって生ずるプログラムの暴走により
、ドツトプリンタがＯＮ状態に保たれ、それによって焼
損するという事故を未然に防ぐことを可能にしたドツト
プリンタ制１ｌｌＩ装置を提供することを目的とする。
本発明ではこの目的を達成するために、ＣＰＬＪ側から
インターフェースに入力されるドツト情報が所定のタイ
ミングでり”ンプルし得た場合には、インターフェース
とドツトプリンタのドライバ間に接続された時限回路を
動作さけて所定時間だけドライバからプリンタヘドツト
出力を供給し、前記ドラ；・情報がサンプルできなかっ
た場合には前記ドツト出力を供給しむいようにしたこと
を特徴としている。
インターフェースに入力されるドツト情報が所定のタイ
ミングでり”ンプルし得た場合には、インターフェース
とドツトプリンタのドライバ間に接続された時限回路を
動作さけて所定時間だけドライバからプリンタヘドツト
出力を供給し、前記ドラ；・情報がサンプルできなかっ
た場合には前記ドツト出力を供給しむいようにしたこと
を特徴としている。
以下、本発明の一実施例を雁附された図面と共に説明す
る。
る。
第４図は本発明に係るドツトプリンタ制ｉｌｌ装置の一
実施例の概略構成を示すブロック図であり、第１図と同
一符号は同一物を示しその説明を省略する。本発明では
Ｉ、’Ｏゼインーフェース１８と４− ドライバ２０間に所定の時限を有する例えば１′・リガ
タイプのワンジョンマルチ等の時限回路２４を設け、Ｉ
１０インターフェース１８からのドツト情報をこの時限
回路２４の出力をゲート信号として、ドライバ２０へ供
給するか否かを決めるようにしている。
実施例の概略構成を示すブロック図であり、第１図と同
一符号は同一物を示しその説明を省略する。本発明では
Ｉ、’Ｏゼインーフェース１８と４− ドライバ２０間に所定の時限を有する例えば１′・リガ
タイプのワンジョンマルチ等の時限回路２４を設け、Ｉ
１０インターフェース１８からのドツト情報をこの時限
回路２４の出力をゲート信号として、ドライバ２０へ供
給するか否かを決めるようにしている。
上記のように構成されているので、ｃｐｕ側からＩ１０
インターフェース１８に入力されるドツト情報に基づき
、ドライバ２０へ供給されるドラＩ・出力信号が第５図
Ａに示されるような波形であったとする。この時、ｒ
、、／ ｏインターフェース１８では、前述したような
第２図に示されるラッチ回路１８１−でこのドラＩ・出
力信号に相当するドツト情報を所定のタイミングのスｉ
・ローブ信＠Ｔでラッチもしくは１ノンプルする。時刻
ｔ＝ｔＱでこのラッチ出力の立上がりが得られたとずれ
ば、このラッチ出力をドラｈ ＯＮ信号として時限回路
２４を構成するワンショットマルチをトリガする。
インターフェース１８に入力されるドツト情報に基づき
、ドライバ２０へ供給されるドラＩ・出力信号が第５図
Ａに示されるような波形であったとする。この時、ｒ
、、／ ｏインターフェース１８では、前述したような
第２図に示されるラッチ回路１８１−でこのドラＩ・出
力信号に相当するドツト情報を所定のタイミングのスｉ
・ローブ信＠Ｔでラッチもしくは１ノンプルする。時刻
ｔ＝ｔＱでこのラッチ出力の立上がりが得られたとずれ
ば、このラッチ出力をドラｈ ＯＮ信号として時限回路
２４を構成するワンショットマルチをトリガする。
これによってワンショットマルチ２４は第５図Ｂに示さ
れるように所定の時限Ｔ＝ｔ２−ｔＯだけ出力をドライ
バ２０にゲート信号として供給する。
れるように所定の時限Ｔ＝ｔ２−ｔＯだけ出力をドライ
バ２０にゲート信号として供給する。
これによってドライバ２０からはこの時限Ｔに相当する
ドラ］・ＯＮ可能時間内にあるドツト出力信号を第５図
Ｃのようにドツト出力としてプリンタ２２を駆動する。
ドラ］・ＯＮ可能時間内にあるドツト出力信号を第５図
Ｃのようにドツト出力としてプリンタ２２を駆動する。
この場合のドツト出力のパルス幅は（ｔｌ−ｔｏ）であ
る。
る。
本発明の一実施例では、上記のようにドツト情報がラッ
チ回路１８Ｌのストローブ信号Ｔでラッチもしくは１ノ
ーンプルし得た場合のみ、時限回路２４を動作させて、
この時限回路２４の出力をゲート信号として、Ｉ 、’
Ｏインターフェース１８からのドラ１〜出力信号をド
ツト出力としてプリンタ２２を駆動している。従って、
ＲＡＭ１４のメモリエリアのビット落ちや、電源電圧が
規定値以下になった場合などにプログラムが暴走したと
しても、その時のドツト情報に対しては、ストローブ信
号Ｔでラッチが行われず、従って時限回路２４はトリガ
されず、ドライバ２０はドツト出力信号をドツト出力と
してプリンタ２２に供給しないので、プリンタ２２がプ
ログラム賃常に基づきＯＮ状態が続い−Ｃ焼１０に芋る
ことを未然に防止できる。
チ回路１８Ｌのストローブ信号Ｔでラッチもしくは１ノ
ーンプルし得た場合のみ、時限回路２４を動作させて、
この時限回路２４の出力をゲート信号として、Ｉ 、’
Ｏインターフェース１８からのドラ１〜出力信号をド
ツト出力としてプリンタ２２を駆動している。従って、
ＲＡＭ１４のメモリエリアのビット落ちや、電源電圧が
規定値以下になった場合などにプログラムが暴走したと
しても、その時のドツト情報に対しては、ストローブ信
号Ｔでラッチが行われず、従って時限回路２４はトリガ
されず、ドライバ２０はドツト出力信号をドツト出力と
してプリンタ２２に供給しないので、プリンタ２２がプ
ログラム賃常に基づきＯＮ状態が続い−Ｃ焼１０に芋る
ことを未然に防止できる。
特に、本発明によるこうした回路を、電子式タイムレコ
ーダに内蔵された小型のドツトプリンタの制御に適用し
た場合、従来の回路構成に対しで単一ハード部品である
ワンショットマルチ２４等を付加するだ（」なので、ス
ペース的な制約がない。
ーダに内蔵された小型のドツトプリンタの制御に適用し
た場合、従来の回路構成に対しで単一ハード部品である
ワンショットマルチ２４等を付加するだ（」なので、ス
ペース的な制約がない。
また、前述したようにこのようなドツトプリンタは従来
伯の機器と一体的に組み込まれているために焼損時の修
理等に要していたが、こうした手間を一切省くことがで
きるので非常に有効である。
伯の機器と一体的に組み込まれているために焼損時の修
理等に要していたが、こうした手間を一切省くことがで
きるので非常に有効である。
なお上記実施例では、ドツト情報をリーンプルする手段
としてラッチ回路１８Ｌを用いて、この出力を利用して
時限回路２４を動作させているが、他のサンプル手段で
もよく、また時限回２８２４もトリガタイプのワンショ
ットマルチ以外のタイマでもよい。
としてラッチ回路１８Ｌを用いて、この出力を利用して
時限回路２４を動作させているが、他のサンプル手段で
もよく、また時限回２８２４もトリガタイプのワンショ
ットマルチ以外のタイマでもよい。
本発明は以上のようであり、極めて簡１１な回路構成で
プログラムの暴走等により、ドツトプリンタがＯＮ状態
に保たれそれによって焼損するという事故を未然に且つ
確実に防止できるという優れ７− た特長を有する。
プログラムの暴走等により、ドツトプリンタがＯＮ状態
に保たれそれによって焼損するという事故を未然に且つ
確実に防止できるという優れ７− た特長を有する。
第１図は従来のドツトプリンタ制御装置の概要を示すブ
ロック図、第２図は第１図のｊ１０インターフェースに
設けられたラッチ回路を示す回路図、第３図Ａ乃至第３
図Ｃは第２図のラッチ回路の動作例を示すタイミングヂ
ャート、第４図は本発明に係るドツトプリンタ制御装置
の一実施例のブロック図、第５図Ａ乃至第５図りは第４
図の装置の各部の動作例を示すタイミングチＦ−１−で
ある。 １０・・・・ＣＰＵ、１２・・・・ＲＯＭ、１４・・・
・ＲＡＭ、１８・・・・Ｉ１０インターフェース、１８
Ｌ・・・・ラッチ回路、２０・・・・ドライバ、２２・
・・・ドツトプリンタ、２４・・・・時限回路。 特許出願人 アマノ株式会社 ８− −２４４− ０１０
ロック図、第２図は第１図のｊ１０インターフェースに
設けられたラッチ回路を示す回路図、第３図Ａ乃至第３
図Ｃは第２図のラッチ回路の動作例を示すタイミングヂ
ャート、第４図は本発明に係るドツトプリンタ制御装置
の一実施例のブロック図、第５図Ａ乃至第５図りは第４
図の装置の各部の動作例を示すタイミングチＦ−１−で
ある。 １０・・・・ＣＰＵ、１２・・・・ＲＯＭ、１４・・・
・ＲＡＭ、１８・・・・Ｉ１０インターフェース、１８
Ｌ・・・・ラッチ回路、２０・・・・ドライバ、２２・
・・・ドツトプリンタ、２４・・・・時限回路。 特許出願人 アマノ株式会社 ８− −２４４− ０１０
Claims (3)
- （１）中央処理装置の監視下で所定のドツト情報に基づ
きインターフェースを介してドライバを作動させ、この
ドライバからのドツト出力によりプリンタを駆動して被
印字体に所望の印字を行うドツトプリンタ制御装置にお
いて、前記インターフェースに入力される前記ドツト情
報がサンプル手段により所定のタイミングでサンプルし
得た場合に、該インターフェースと前記ドライバ間に接
続された時限回路を動作させて所定ｖＩ間だけ前記ドラ
イバから前記プリンタへのドツト出力の供給を許容する
ように構成したドツトプリンタ制御装置。 - （２）前記サンプル手段は、前記インターフェースに設
けられたラッチ回路であることを特徴とする特許請求の
範囲第１項記載のドツトプリンタ制御Ｘｌ装置。 - （３）前記時限回路は、ワンショッ］・マルチである特
許請求の範囲第１項記載もしくは第２項記載のドツトプ
リンタ制ｍ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57161670A JPS5952344A (ja) | 1982-09-17 | 1982-09-17 | ドツトプリンタ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57161670A JPS5952344A (ja) | 1982-09-17 | 1982-09-17 | ドツトプリンタ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5952344A true JPS5952344A (ja) | 1984-03-26 |
Family
ID=15739604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57161670A Pending JPS5952344A (ja) | 1982-09-17 | 1982-09-17 | ドツトプリンタ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952344A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4988431A (ja) * | 1972-12-25 | 1974-08-23 | ||
| JPS4988432A (ja) * | 1972-12-25 | 1974-08-23 | ||
| JPS58168583A (ja) * | 1982-03-31 | 1983-10-04 | Fujitsu Ltd | プリンタヘツドの駆動制御回路 |
-
1982
- 1982-09-17 JP JP57161670A patent/JPS5952344A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4988431A (ja) * | 1972-12-25 | 1974-08-23 | ||
| JPS4988432A (ja) * | 1972-12-25 | 1974-08-23 | ||
| JPS58168583A (ja) * | 1982-03-31 | 1983-10-04 | Fujitsu Ltd | プリンタヘツドの駆動制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2002027931A3 (en) | Method and apparatus for asynchronously controlling state information within a circuit | |
| KR900014137A (ko) | 휴대용 데이터 터미널의 열전사프린터 | |
| JPS5952344A (ja) | ドツトプリンタ制御装置 | |
| JPS6264226A (ja) | 電気機器 | |
| JPS61248772A (ja) | プリンタ付電子機器 | |
| JPS5449024A (en) | Print controller of electronic tabulating computer | |
| KR900010048Y1 (ko) | 프린터의 헤드 구동회로 | |
| JP2616323B2 (ja) | ラインサーマルヘッド保護回路 | |
| JPH0752384B2 (ja) | プリンタ装置 | |
| JPH02167759A (ja) | サーマルヘッド | |
| JPS62290549A (ja) | 記録装置 | |
| JPS62149451A (ja) | 記録装置 | |
| JP2566652B2 (ja) | ドットライン型記録器 | |
| JPS59118477A (ja) | 感熱式プリンタ | |
| JPH032081A (ja) | テスト印字パターン制御回路 | |
| JPS61248759A (ja) | プリンタプロツタ | |
| JPH0746341B2 (ja) | セントロニクス型インタ−フエ−ス | |
| JPS6472879A (en) | Page printer | |
| JPS6134994B2 (ja) | ||
| JPS6478867A (en) | Print controller | |
| JPS5938056U (ja) | サ−マルヘツドの保護回路 | |
| DE4229506A1 (de) | Netzteil-steuersystem zur vermeidung von datenverlust durch betaetigung des netzschalters waehrend einer vorgegebenen datenverarbeitung | |
| JPS6422563A (en) | Printing control device | |
| KR950001454A (ko) | 프린터의 전원제어장치 | |
| JPS63191220A (ja) | 外部記録媒体に対する信号供給回路 |