JPS595313A - シ−ケンスコントロ−ラのモニタ装置 - Google Patents

シ−ケンスコントロ−ラのモニタ装置

Info

Publication number
JPS595313A
JPS595313A JP57114470A JP11447082A JPS595313A JP S595313 A JPS595313 A JP S595313A JP 57114470 A JP57114470 A JP 57114470A JP 11447082 A JP11447082 A JP 11447082A JP S595313 A JPS595313 A JP S595313A
Authority
JP
Japan
Prior art keywords
display
memory
ladder
sequence controller
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57114470A
Other languages
English (en)
Inventor
Teruo Sakakibara
榊原 輝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP57114470A priority Critical patent/JPS595313A/ja
Publication of JPS595313A publication Critical patent/JPS595313A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Program-control systems
    • G05B19/02Program-control systems electric
    • G05B19/04Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056Programming the PLC
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13048Display of ladder, RLD, RLL, KOP

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はシーケンスコントローラの一モニタ装置に関し
、特にシーケンスプログラムをリレー回路図に対応した
ラダー図等の表示にて行ない、その表示に接点、コイル
のオン・オフ情報を附加して表示し、シーケンス回路の
確認を容易にするようにしたシーケンスコントローラの
モニタ装置に関するものである。
シーケンスコントローラは各種産業機械の制御に使用さ
れる様になって来た。従来、リレーでシーケンス回路が
組まれていたが、(1)有接点のため寿命が有る。 (
2)面倒な配線が必要である。
(3)シーケンスの変更に手向がかかる。 等の欠点を
有している。
しかしながら、リレーシーケンス回路図(ラダー図)は
 (1)機械の動作条件が一目で理解できる。
(2)この種の機械を設計したり修理保全する人はラダ
ー図に慣れ親しんでいる。 等の利点をもっておυ、シ
ーケンスコントローラのプログラムを作成する時も、先
づ、ラダー図を書き、それをもとに、シーケンスコント
ローラにプログラムを入力する方法が一般にとられて因
る。
第1図にリレー回路対応図(ラダー図)の例を示す。こ
の回路はコイル0010に通電される条件は接点000
0と接点0001が同時に導通(ON)状態になること
を意味する。
シーケンスコントローラを使用した機械の修理保全を行
なう場合、シーケンスコントローラのプログラム内容、
データメモリー(接点、コイルノオン・オフ情報が記憶
されて因るメモリー@域)を読み出し、故障と思われる
コイルに関連するラダー図を選択表示し、その通電条件
である接点のオン・オフ状態をそのラダー図表示上に附
加して表示するモニタ方式は有効なものである。
従来、この種のモニタ装置は、接点、コイルのオン・オ
フ表現を第2図に示す様に、オン接点をぬりつぶしだり
して表現していたが、電流の流れと言う面で見ると、複
雑なラダーの場合は直視性が悪く、どの経路で電流が流
れてコイルに通電さ棺るのか判り難いものであった。
本発明は上記従来の欠点を除去したシーケンスコントロ
ーラのモニタ装置を提供することを目的として成された
ものであり、この目的を達成するため、本発明はシーケ
ンスコントローラ本体内に設けられたプログラムメモリ
に記憶されたプログラム内容に対応した内容を保持し、
そのプログラム内容をリレー回路対応図(ラダー図)に
置き換えて表示するモニタ装置において、所定時門毎に
上記のシーケンスコントローラ本体内のデータメモリに
記憶されている接点、コイルのオン・オフ情報を読み出
す手段と、個々の接点、コイルにつbてリレー回路対応
図表示上の両隣の接点、コイル甘たは縦の接続ラインに
関連して横接続ラインおよび縦接続ラインを他と区別し
て表示せしめて上記手段により読み出された個々の接点
、コイルのオン・オフ情報を上記リレー回路対応図表示
上に重ねて表示する表示制御手段とを備えるように構成
されており、このような構成により、本発明コイルノオ
ン・オフ情報を重ねて表示するときに、個々の接点、フ
ィルについてリレー回路対応図(ラダー図)表示上の両
隣の接点、コイルまたは、 縦の接続ラインに関連して
横接続ラインおよび縦接続ラインに強調性を持たせる等
、他のラインと区別して表示されることになり、リレー
回路対応図上の電流の通電経路の直視性を向上させ、か
つ接点のオン・オフの判別性をも損なわないシーケンス
コントローラのモニタ装置が提供される。
以下、図面に従って、本発明の一実施例につ−て詳細に
説明する。
第3図は本発明装置の一実施例の構成を示すブロック図
である。
第3図におりで1はシーケンスコノトローラであり、該
シーケ/スコ/l・ローラlはリミットスイッチ、押ボ
タンスイッチ等の入力手段及びモータ、ランプ等の出力
手段の接続される入出力部2、演算部3、プログラムノ
モリ4、インターフエイフ5及びデークメ千り6を備え
ており、ラインL上記モニタ装置7はインクフェイス8
、プログラムコピーメモリ9、データフピーメモリ10
、キーボードスイッチ11、プログラム選択回路12、
ラダー変換回路13、コード変換回路14、コード検出
回路15、表示メモリアドレスレジスタ16、表示メモ
リ17、表示制御回路18、表示器19、Yアドレスレ
ジスタ20、Y±L回路21、Xアドレスレジスタ22
、X±1回路23及びデータメモリアドレス劇算回路2
4から構成されている。
上記の如き構成において、リミットスイ・ソザ。
押ボタンスイッチ等の入力手段(図示せず)はシーケン
スコン]・ローラ本体1の入出力部20入力部に接続さ
れ、その動作状態を示す情報が演算部3を経由して、デ
ータメモリ6に保存される。件だデータメモリG内に記
憶された出力に関Jるデータは入出力部2の出力部に送
らノ1〜で、モータ。
ランプ等の出力手段(図示せず)か駆U−+される。
ぞ、してプログラムメモリ4に記憶されたフ’L7グラ
ノ、による指イ冒てより演初部3にでデークツ千1ノに
のデータをもとにシーケンス演算を実行し、再びその結
果がデータメモlJ6に書き込まれる。
これによりシーケンスコントローラl内のプログラムメ
モリ4とデータメモリ6を読出せば現在実行中のシーケ
ンスの動作状態が確認できることになる。
このためシーケンスコントローラl内にインターフェー
ス5を設はプログラムメモリ4とデータメモリ6を外部
よりアクセス可能な様にしている。
まだ、モニタ装置7にインターフェース8をpけシーケ
ンスコントローラ1のプログラムメモリ4及びデータメ
モリ6に記憶された内容をプログラムコピーメモリ9及
びデータコピーメモIJ I Oに転送する様に構成さ
れている。
モニタ動作を実行する場合、先ずキーボードスイッチ1
1よりどのラダーをモニタするかト言つ指令を入力し、
プログラム選択回路12によりプログラムコピーメモリ
9内のそれに対応したブロー変換し表示メモリ17に画
素コードを書き込んで行き、そして表示制御回路18を
経由して表示器19(例えばCRTディスプレー等)に
ラダー図として表示する。
ここで第5図にラダー図表示された例を示す。
また、表示メモリ17と表示器19のアドレス関係は第
4図に示すごとく1対1で対応しておりlますが1文字
に対応している。
また、表示メモ!J17に書き込まれた画素コードは表
示制御回路18により画素に変換され表示器19Vcよ
りリレーシンボルや文字として表示される。
ここで表示メモリ17のアドレスを第4図に示すとと<
(x、y)のマド1ルンクスで定義する。
この状態ではラダー図が表示されているのみであるため
、次にデータコピーメモリ10の内容に応じて表示にオ
ン・オフ情報を書き込む動作を次に説明する。
ラダーが表示されている表示メモリ17に記憶された情
報を表示メモリアドレスレジスタ16を+ILながら1
文字ずつ読出し、コート検出回路15にでリレーシンボ
ル四←)、またはコイルシンボル(0)を検出し、この
検出信号で表示メモリアドレスレジスター6の内容をX
アドレスレジスタ22とYアドレスレジスタ20に分割
して書き込甘せる。また、同時にデータメモリアドレス
側算回路24が作動する。
この動作は、接点及びコイルコードが記憶されているア
ドレスを(x、y)とすると(x  2 #y  1 
) 、(x  1 、y  1 ) z (X # y
  1 ) −(x+1.y−1)の位置に接点、コイ
ルのアドレスが記憶されており、これを読出し、その接
点。
コイルに対応したデータコピーメモリ】0のアドレスを
it 1し該当する接点のオン・オフデータを読出して
コード書き換え回路14に入力する。
コー]°書き換え回路14は入力された接点がオフの場
合は何もせず、再びコード検出回路15に制御を渡し次
の接点、コイルの検出を実行する。
ここで接点がオンの場合の横ラインと縦ラインの%R,
(区別)表示について説明する。
ラダー変換が終了した時点のラダー表示は第9図、第1
1図、第13図に示す画素のごとく単線で表示される。
これをオン表示を強調するために第1O図、第42図、
第14図に示すごとく横ライン、縦ラインを3本線にし
て表示する。
これを表示メモリ17に関して言えば第9図、@l1図
、第13図の画素コードが入っていたものを第1O図、
第12図、第14図の画素コードに書き換えることに等
しい。
コード書き換え回路14はデータコピーメモリ10より
オン信号が与えられて動作を開始する。
上記オン状態の接点、コイルシンボルのコードが記憶さ
れているアドレス(x、y)のコードを強調コードに@
き換え、また、その両隣(x−i。
y)、(x+1 、 y)の横ラインも強調コードに書
き換える。これCづ第6図の接点0003の表示に対応
する。
次に左方向(x−ipy)に表示メモリ17を読出し、
横ラインで接続されている接点コート°力;見つかhば
その接点アドレスをデータメモリアl:レス計算回路2
4にて計算しデータコピーメモリlOよりオン・オフ情
報を読出しオン状態ならばその間の横ラインを強調コー
ドに書き換える。これは第7図の接点0001と000
2の表示に相当する。と同時に縦ラインも検索し先に縦
ラインが見つかればその間の横ラインを強調コードに書
き換え、また、縦ラインも全体を強調コードに書き換え
る。これは第8図の接点0005に相当する。次に右方
向(x + 1 # y )も左方向で行なったと同様
な方法で横ライン・縦ラインのコードを強調表示する。
次に再t・表示メモリ17をアクセスし、コード検出回
路15により接点、コイルコードを検索し、上記と同様
な動作を実行し表示メモリ17の最終アドレスまで行な
う。結果として第6図、第7図。
@8図の様なオン状態表示となり電流の流れる経路に近
い状態でモニターすることができ、接点のオン・オフ表
示の見え方も損なわない表示となる。
なお上記実施例においては、オン状態表示を強調ソ・横
′イ2を太く表示する)表示によシ他と区別して行なう
ようにしたが、本発明はこれに限定されることなく、他
との区別表示として例えば輝度を変える、点滅表示とす
る、カラー区別表示する等の種々の変形が可能である。
また上記実施例においては各個別部品(ブロック要部)
Kよシ構成したが、マイクロプロセッサを用いて、同様
の動作を実行させるようにプログラムを組み、同様の機
能を持たせるように構成しても良い。
以上の如く、本発明によれば、シーケンスコントローラ
のプログラム内容、データメモリの記憶内容を読み出し
て、接点、コイルの通電状態をラダー図表示上に重ねて
表示することが出来るため、ラダー表示上の電流の通電
経路の直視性を向上させ、かつ接点のオン・オフ状態の
判別性も損なわないモニタ装置を提供することが可能と
なり、その実用的効果は大である。
【図面の簡単な説明】
第1図はラダー図例を示す図、第2図は従来のう47雫
円Pオン・オフ状態表示を示す表示図、第3図はシーケ
ンスコントローラ及び本発明モニタ装置の構成を示すブ
ロック図、第4図は本発明における表示メモリ17及び
表示器19のアドレス対応を示す対応図、第5図乃至第
8図はそれぞれモニタ一時の表示を示す表示状態図、第
9図乃至第14図はそれぞれ本発明における画素の強調
表示を示す表示状態図である。 1・・・シーケンスコントローラ、  2・・・入出力
部、3・・・演算部、  4・・・プ、ログラムメモリ
、  5・・・インターフェース、  6・・・データ
メモリ、  7・・・モニタ装置、  8・・・インタ
ーフェース、  9・・・プログラムコピーメモリ、 
 10・・・データコピーメモ!J、  11・・・キ
ーボードスイッチ、  12・・・プログラム選択回路
、  13・・・ラダー変換回路、14・・・コード書
き換え回路、  15・・・コード検出回路、  16
・・・表示メモリアドレスレジスタ、17・・・表示メ
モリ、  18・・・表示制御回路、23・・・Xノー
1回路、  24・・・データメモリア]Sレス計算回
路。 代理人 弁理士 福 士 愛 彦(他2名)第5図 第6図

Claims (1)

  1. 【特許請求の範囲】 1、 シーケンスコントローラ本体内に設けられたプロ
    グラムメモリに記憶されたプログラム内容に対応した内
    容を保持し、そのプログラム内容をリレー回路に対応し
    た図に置き換えて表示するモニタ装置に於いて、 所定の時聞毎に上記シーケンスコントローラ本体内のデ
    ータメモリに記憶されている接点。 コイルのオン・オフ情報を読み出す手段と、個々の接点
    、コイルについてリレー回路対応図表示上の両隣の接点
    、コイルまたは縦の接続ラインに関連して横接続ライン
    および縦接続ラインを他と区別して表示せしめて上記手
    段によシ読み出された個々の接点、コイルのオン・オフ
    情報を上記リレー回路対応図表示上に重ねで表示する表
    示制御手段とを備えたことを特徴とするり−ケンスコン
    トローラのモニタ装置。
JP57114470A 1982-06-30 1982-06-30 シ−ケンスコントロ−ラのモニタ装置 Pending JPS595313A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57114470A JPS595313A (ja) 1982-06-30 1982-06-30 シ−ケンスコントロ−ラのモニタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57114470A JPS595313A (ja) 1982-06-30 1982-06-30 シ−ケンスコントロ−ラのモニタ装置

Publications (1)

Publication Number Publication Date
JPS595313A true JPS595313A (ja) 1984-01-12

Family

ID=14638534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57114470A Pending JPS595313A (ja) 1982-06-30 1982-06-30 シ−ケンスコントロ−ラのモニタ装置

Country Status (1)

Country Link
JP (1) JPS595313A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212304A (ja) * 1988-06-29 1990-01-17 Ueno Seisakusho:Kk シーケンス回路表示方法及びその装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212304A (ja) * 1988-06-29 1990-01-17 Ueno Seisakusho:Kk シーケンス回路表示方法及びその装置

Similar Documents

Publication Publication Date Title
JP2661316B2 (ja) 複数のプログラマブルコントローラ間の並列運転による制御装置
EP0148951A1 (en) System for checking abnormality in programmable controller
US4627056A (en) Check system for a control board
JP3359562B2 (ja) プログラム式表示装置用の表示画面作成方法
JPH0916220A (ja) 入出力表示装置
JP2654707B2 (ja) 複数pcの並列制御装置
JPS60244648A (ja) 自動車用制御装置
JP3161540B2 (ja) 操作表示パネルの表示方法
KR0125887Y1 (ko) 피엘씨의 모니터링 장치
JPH0833719B2 (ja) 遠隔監視制御用のブラウン管表示装置
JPH0462673A (ja) 回路図面表示装置
JP3479238B2 (ja) 表示装置用の画面データ作成装置
JPS5931288B2 (ja) 系統操作内容の表示方法
JPS6129907A (ja) プログラマブルコントロ−ラのプログラミング装置
JPS61269703A (ja) プログラマブル・コントロ−ラ
JPS5967589A (ja) 行先表示装置
JPH0460808A (ja) シーケンスプログラム開発支援装置の表示方式
JPS6050588A (ja) レイアウト指示方式
JPS58181345A (ja) 通信装置
JPH01111204A (ja) 表示装置
JPS6355715B2 (ja)
JPH0321922B2 (ja)
JPH01264790A (ja) 産業用ロボットの機能追加方式
JPH03105504A (ja) プログラマブルコントローラ
JPS60108939A (ja) メモリ使用状態表示装置