JPS61269703A - プログラマブル・コントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） この発明は、配線チェック機能を備えた新規なプログラ
マブル・コントローラに関する。

（発明の概要） この発明では、各入力端子にリミットスイッチ。

光電スイッチ等の入力機器をそれぞれ配線した後、動作
モードを配線チェックモードに設定し、更に各入力機器
を一定の順番で模擬動作させることにより、−人の作業
員によって配線の正誤をチェックできるようにしたもの
である。

（従来技術とその問題点） 従来、プログラマブル・コントローラの各入力端子に、
該当する入力機器（例えばリミットスイッチ、光電スイ
ッチなど）が正しく配線されているかどうかをチェック
するためには、各入力機器側とプログラマブル・コント
ローラの入力端子側とにそれぞれ作業員を配置し、相互
にトランシーバ等で確認しながら１本１本の配線を順次
導通テストするのが通例であった。

しかしながら、このような配線チェック方法にあっては
、少なくとも二Å以上の作業員を必要とする上、テスタ
ー等により１本１本導通確認を行なうため、時間がかか
り能率が悪い等の問題点を有していた。

（発明の目的） この発明の目的は、この種の配線チェックを一人の作業
員で、しかも能率よく行なうことができる機能を備えた
プログラマブル・コントローラを提供することにある。

（発明の構成と効果） この発明は上記の目的を達成するために、動作モードを
配線チェックモードに設定するためのモード設定手段と
： 各入力端子への信号到来を検出する信号到来検出手段と
： 各入力端子と当該端子への信号到来順番とを互いに関連
付けて記憶する入力順番メモリと；前記メモリからの読
出しを指令する読出し指令手段と； 前記メモリから読み出された情報に基づいて、各入力端
子とその信号到来順番との関係を感覚的に出力する出力
手段と： を具備することを特徴とするものである。

このような構成によれば、各入力端子に該当する入力機
器（リミットスイッチ、光電スイッチなど）を配線した
後、プログラマブル・コントローラを配線チェックモー
ドに設定し、更に各入力機器を一定の順番で模擬動作さ
せるという簡単な作業によって、各入力端子に該当する
入力機器が正しく配線されているかどうかを確実かつ迅
速にチェックすることができる。

（実施例の説明） 第１図は本発明に係るプログラマブル・コントローラの
ハードウェア構成を示すブロック図である。

この種プログラマブル・コントローラの基本的なハード
ウェア構成は、既に各種の特許公報等により周知でおる
ため、本発明の要部を除き、他の部分については簡単な
説明にとどめることとする。

同図において、ＣＰＵＩはマイクロプロセッサを主体と
して構成され、システムプログラムメモリ２に記憶され
たシステムプログラムに従って動作し、入力更新、命令
実行、出力更新等の基本動作のほかに、各種のシステム
サービス処理等を司どるものである。

システムプログラムメモリ２はＲＯＭで構成されており
、前述した如く入力更新、命令実行、出力更新に相当す
る基本システムプログラムのほかに、各種のシステムサ
ービスプログラムが格納されている。また、命令実行を
インタプリタ処理により行なう場合には、各ユーザ命令
に対応したインタプリタプログラムも格納されている。

ユーザプログラムメモリ３は、ＦＲＯＭまたはバッテリ
バックアツプＲＡＭ等の不揮発性メモリで構成され、ユ
ーザプログラム（例えばラダー図に相当）を構成する各
命令がそれぞれ記憶されている。

入力インターフェイス４は、システムバスと外部信号と
のバッファとして機能するもので、各入力端子にはリミ
ットスイッチ、光電スイッチ等の接点４２の一端が配線
４１を介してそれぞれ接続されており、接点４２の他端
は図示しない電源等に接続されている。また、周知の如
く接点群４２゜４２・・・は、ａ接点とｂ接点とが混在
しているのが通例である。

出力インターフェイス５は、システムバスと外部信号と
のバッファとして機能するもので、各出力端子にはリレ
ーコイル５１がそれぞれ接続されている。

入出力状態メモリ６はＲＡＭで構成され、その内部には
入力インターフエイス４．出力インターフェイス５の各
容量に対応した入出カニリアが設けられるほか、内部補
助リレーエリア、カウンタエリア、タイマエリア等が適
宜設けられている。

ワーキングメモリ７はＲＡＭで構成され、ＣＰＵ１にお
ける途中演算結果等の記憶エリアとして使用されるほか
、特に本発明に関連して後述する入力順番メモリをアド
レス指定するためのメモリアドレスレジスタＭＡＲが設
けられている。

入力順番メモリ８は、本発明に関連して新たに設けられ
たもので、ＲＡＭにより構成されている。

そして、ワーキングメモリ７内のメモリアドレスレジス
タＭＡＲで指定される各アドレスには、当該アドレスに
対応する入力順番の入力Ｎｏ、が記憶可能になされてい
る。

コンソールパネルインターフェイス９は図示しないコン
ソールパネルと各機器のシステムバスとのバッフ７機能
を有するもので、このインターフェイス９にはモード切
替スイッチ９１．配線チェック準備完了を報知するため
のランプ９２．読出し指令スイッチ９３及び信号到来順
番と該当する入力ナンバーとを対にして表示可能な表示
器９４が接続されている。

次に、第２図はメモリ２に格納されたシステムプログラ
ムの全体を概略的に示すゼネラルフローチャートである
。

同図に示す如く、プログラムがスタートするとまず、イ
ニシャル処理によって、各種レジスタ。

カウンタ等の初期リセットが行なわれる（ステップ１０
０）。

次いで、モード切替スイッチ９１の切替位置が実行モー
ド以外の場合には、必要に応じて各種のサービス処理が
行なわれる（ステップ２００＞。

そして、このサービス処理（ステップ２００＞の中にお
いて、本発明に係る配線チェック処理が行なわれる。

一方、切替スイッチ２］が実行モードに切替設定される
と（ステップ３００肯定）、各入力端子の状態を入出力
状態メモリ６の入カニリアへ転送する入力更新処理（ス
テップ４００）　、入出力状態メモリ６内の各エリアの
内容に基づいてユーザ命令を実行し、その実行結果で入
出力状態メモリ６の出カニリアの内容を書換えるユーザ
命令実行処理（ステップ５００）、入出力状態メモリ６
の出カニリアの内容を出力インターフェイス５へと転送
する出力更新処理（ステップ６００）が順次実行される
わけである。

次に、第３図は各種サービス処理（ステップ２００）の
中で、配線チェック処理だけを取り出して詳細に示すフ
ローチャートであり、以下このフローチャートに従って
本発明装置の動作を系統的に説明する。

配線チェック処理を行なう場合、まず作業ｄは切替スイ
ッチ９１を配線チェック位置に切替設定する。すると、
第３図のフローチャートでは、配線チェックモードと判
定され（ステップ２０１肯定）、ワーキングメモリ７内
のメモリアドレスレジスタＭＡＲはアドレスｒ１Ｊに初
期設定され（ステップ２０２＞、またその時点において
入力インターフェイスの各入力端子の信号状態は、初期
状態として入出力状態メモリ６の入カニリアへと記憶さ
れる（ステップ２０３）。

ここで、このようにチェック開始時に各入力を、入出力
状態メモリに記憶するのは、入力インターフェイス４に
はａ接点とｂ接点とが混在して接続されているため、各
入力の変化時点を検出するためには、ａ接点とｂ接点と
では反対の状態を初期状態として記憶せねばならないか
らである。

以上の初期状態記憶が終了したならば、続いて配線チェ
ック準備完了が報知される（ステップ２０４）。これに
より、ランプ９２が例えば点灯して、配線チェック準備
が完了したことを作業員に報知する。なお、図示しない
がこの際に、ブザーを鳴動させたり、あるいは音声合成
ＬＳＩを介して音声により配線チェック準備完了を報知
してもよいことは勿論である。

このようにして、配線チェック準備完了が報知されたな
らば、作業員は入力インターフェイス４に接続された各
入力機器（リミッ１〜スイッチ、光電スイッチなど）を
順次模擬動作させる。この際、　　　　゛動作順序は予
め作業員等により作成された第５図に示す如き配線チェ
ック表に従うものとする。

ずなわら、第５図の配線チェック表においては、１番目
に入力Ｎ０．１６を、２番目に入力Ｎ０．１７を、３番
目に入力はＮｏ、１９を・・・・・・第ｎ番目に入力Ｎ
ｏ、３１を動作させるように取り決められている。

一方、配線チェック準備完了を報知した後に必ってはく
ステップ２０４）、コントローラ側においてはサーチ用
の入力Ｎｏ、レジスタＩＮＲを初期値から最大値まで順
次高速で歩進させつつ、指定された入力Ｎｏ、に信号変
化の有無を検出する処理が行なわれる（ステップ２０５
，２０６，２０７゜２０８．２０９＞。

この状態において、第５図に示されるように、第１番目
の入力機器が模擬動作されると（ステップ２０６肖定）
、ＪＮＲ＝１６の状態で指定入力に変化有りと判定され
（ステップ２０６肯定）、続いて入出力状態メモリの入
力Ｎ０．１６は変化後の現在値にＩＩえられる（ステッ
プ２１０）。

ここで、指定入力に変化があるたびに、入出力状態メモ
リの該当入力を現在値で書替えるのは、オン→オフ→オ
ン→オフの如く入力機器が変化した場合、各入力変化を
確実に検出可能とするためである。

次いで入出力状態メモリの書替えが終了したならば、当
該入力変化に係る入力Ｎｏ、（この例ではＮＯ，１６＞
が前回変化した入力ＮＯ，と同一であるか否かの判定を
行なう。

これは、チェック時作業員の気持ちとして、何回も同一
人力機器をカチャカチャと入切するのが通例であるため
、このような繰り返し変化に対して、２番目の変化以降
の入力Ｎｏ、を入力順番メモリ８に書込まないためであ
る。

すなわち、このようなオン→オフ→オンのたびに入力Ｎ
ｏ、を」込むと、後述する入力順番メモリ８内には同一
人力Ｎｏ、が連続して幾つも書込まれることとなり、メ
モリの利用効率を低下させるからである。

このため前回変化した入力Ｎｏ、と同一と判定された場
合（ステップ２１１肯定）、何の処理も行なわずに再び
入力変化検索処理へと復帰する。

これに対して、前回変化した入力Ｎｏ、と一致しないと
判定された場合には（ステップ２１１否定）、その時点
のメモリアドレスレジスタＭＡＲで指定される入力順番
メモリ８内のアドレスに、第４図に示す如く、入力ＮＯ
，レジスタＩＮＲの内容（この場合ではＮＯ，１６＞を
寵込み（ステップ２１２）、その後メモリアドレスレジ
スタＭＡＲを＋１更新させた後（ステップ２１３＞、指
定入力変化有無の検索処理へと復帰する。

以後同様な処理が繰り返される結果第４図に示す如く、
入力順番メモリ８内の各アドレスには、模擬動作順番に
対応した入力Ｎｏ、が順次格納されることとなる。

次いで、全ての入力機器の模擬動作が終了したならば、
作業員は読出し指令スイッチ９３を操作する。

すると、第３図のフローチャートにおいて読出し指令有
りと判定され（ステップ２０８肯定）、以後入力順番メ
モリ８に記憶された入力Ｎｏ、は１番地、２番地、・・
・・・・ｎ番地と順に２　ｓｅｃ間隔で読み出され、表
示器９４上に信号到来順番と対となって表示される（ス
テップ２１４，２１５）。

従って、作業員は第５図に示される配線チェック表と表
示器９４に表示される模擬動作順番、入力Ｎｏ、とを対
照することによって、各入力機器との配線正誤を簡単に
確認することができるわけである。

なお、この際図示しないが表示器９４に模擬動作順番と
各入力Ｎｏ、とを表示させることに代えて、音声合成し
Ｓ■を利用して音声により各順番と入力Ｎｏ、とを報知
してもよいことは勿論である。

更に、模擬動作順に入力Ｎｏ、を表示させることに代え
て、順次入力Ｎｏ、の小さいものから表示させ、これに
模擬動作順番を付加するようにしてもよいことは勿論で
ある。

このように、本実施例によれば、−人の作業員によって
この種配線チェックを能率よく行なうことができ、また
配線チェックに際して何等専用の計測器等を必要とせず
、誰にでも簡単に行なうことができるなどの利点がある
。

【図面の簡単な説明】

第１図は本発明に係るプログラマブル・コントローラの
ハードウェア構成を示すブロック図、第２図はシステム
プログラムの全体を概略的に示すゼネラルフローチャー
ト、第３図は各種サービス処理の中で配線チェック処理
だけを詳細に説明するフローチャート、第４図は入力順
番メモリの内容を示すメモリマツプ、第５図は本発明に
係る配線チェックに際して使用される配線チェック表を
示す図でおる。 １・・・ＣＰｔＪ ２・・・システムプログラムメモリ ３・・・ユーザプログラムメモリ ４・・・入力インターフェイス ５・・・出力インターフェイス ６・・・入出力状態メモリ ７・・・ワーキングメモリ ８・・・入力順番メモリ ９・・・コンソールパネルインターフェイス９１・・・
モード切替スイッチ ９２・・・ランプ ９３・・・読出し指令スイッチ ９４・・・表示器 第２図

Claims (1)

【特許請求の範囲】
1. （１）動作モードを配線チェックモードに設定するため
   のモード設定手段と； 各入力端子への信号到来を検出する信号到来検出手段と
   ； 各入力端子と当該端子への信号到来順番とを互いに関連
   付けて記憶する入力順番メモリと；前記メモリからの読
   出しを指令する読出し指令手段と； 前記メモリから読み出された情報に基づいて、各入力端
   子とその信号到来順番との関係を感覚的に出力する出力
   手段と； を具備することを特徴とするプログラマブル・コントロ
   ーラ。