JPS595323A - 定電流発生回路 - Google Patents
定電流発生回路Info
- Publication number
- JPS595323A JPS595323A JP57115058A JP11505882A JPS595323A JP S595323 A JPS595323 A JP S595323A JP 57115058 A JP57115058 A JP 57115058A JP 11505882 A JP11505882 A JP 11505882A JP S595323 A JPS595323 A JP S595323A
- Authority
- JP
- Japan
- Prior art keywords
- operational amplifier
- output
- terminal
- input terminal
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Voltage And Current In General (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は定電流発生回路に関するものである。
第１図は従来の定電流発生回路である。同図において、
（１）は演算増幅器、（鵞）は演算増幅器（１）の非反
転入力端子に接続されたバイアス電圧源、（３）は上記
演算増幅器（１）の出力端子にベースが接続されたトラ
ンジスタで、エミッタが演算増幅器（１）の反転入力端
子に接続され、コレクタを出力取出端子（４）に接続し
である＠ （５）は上記トランジスタ（３）のエミッタ
と接地との間に接続された抵抗体である。
（１）は演算増幅器、（鵞）は演算増幅器（１）の非反
転入力端子に接続されたバイアス電圧源、（３）は上記
演算増幅器（１）の出力端子にベースが接続されたトラ
ンジスタで、エミッタが演算増幅器（１）の反転入力端
子に接続され、コレクタを出力取出端子（４）に接続し
である＠ （５）は上記トランジスタ（３）のエミッタ
と接地との間に接続された抵抗体である。
上記構成において、演算増幅器（１）の非反転入力端子
と反転入力端子との間の電位差が、はぼ零で°あるなら
、トランジスタ（３）のエミッタと接地間の電位差はバ
イアス電圧ＶＢＸへＳとなり、抵抗体（６）の抵抗値を
Ｒとすると、この抵抗体（５）にはｖＢｒＡｓ ／ Ｒ
の電流が流れる。
と反転入力端子との間の電位差が、はぼ零で°あるなら
、トランジスタ（３）のエミッタと接地間の電位差はバ
イアス電圧ＶＢＸへＳとなり、抵抗体（６）の抵抗値を
Ｒとすると、この抵抗体（５）にはｖＢｒＡｓ ／ Ｒ
の電流が流れる。
演算増幅器入力電流が微少であるならば、この ：電
流はほぼトランジスタ（３）の工きツタ電流となる。
流はほぼトランジスタ（３）の工きツタ電流となる。
トランジスタ（３）のベース接地電流増巾率αが１に極
めて近いならば、出力取出端子（４）で、ｖＢＩＡｇ／
Ｒの定電法王を得ることができる。
めて近いならば、出力取出端子（４）で、ｖＢＩＡｇ／
Ｒの定電法王を得ることができる。
ところで、第１図の回路において、演算項＠器（りの入
力電流を小さくする仁とは、ＭＯ３形トヲンジスタ入力
の演算増幅器を使用することによシ可能であル、またト
ランジスタ（３）のベース接地増巾率αを１に近づける
ことも、適当な回路手段によシ可能である。しかし電流
を作シだす素子である抵抗体（５）と出力取出端子（４
）との間に半導体素子であるトランジスタ（３）が介在
されているから、１ｐＡ程度の微少定電流を発生させる
場合、半導体装置−ク電流のため、精度が悪くなる。
力電流を小さくする仁とは、ＭＯ３形トヲンジスタ入力
の演算増幅器を使用することによシ可能であル、またト
ランジスタ（３）のベース接地増巾率αを１に近づける
ことも、適当な回路手段によシ可能である。しかし電流
を作シだす素子である抵抗体（５）と出力取出端子（４
）との間に半導体素子であるトランジスタ（３）が介在
されているから、１ｐＡ程度の微少定電流を発生させる
場合、半導体装置−ク電流のため、精度が悪くなる。
この発明は上記従来の欠点を除去するためになされたも
ので、出力取出端子に対してトランジスタを介さずに抵
抗体を直接接続するとともに、演算増幅器の非反転入力
端子を接続するようにして、精度の良い微小定電流源の
用に供し得る定電流発生回路を提供することを目的とし
ている。
ので、出力取出端子に対してトランジスタを介さずに抵
抗体を直接接続するとともに、演算増幅器の非反転入力
端子を接続するようにして、精度の良い微小定電流源の
用に供し得る定電流発生回路を提供することを目的とし
ている。
以下、この発明の一実施例を図面にしたがって説明する
。
。
第２図はこの発明に９Ａる定電流発生回路の一例を示す
もので、第１図と同一部所には同一符号を付して説明を
省略する。
もので、第１図と同一部所には同一符号を付して説明を
省略する。
同図において、（４）はバイアス電圧発生回路であシ、
このバイアス電圧発生回路（２）は演算増幅器（１）の
反転入力端子と出力端子との間に接続されている。抵抗
体（５）は演算増幅器（１）の出力端子と出力取出端子
（４）との間に接続されておシ、ｉ九演算増幅器（１）
の非反転入力端子も上記出力取出端子（４）に接続され
ている。
このバイアス電圧発生回路（２）は演算増幅器（１）の
反転入力端子と出力端子との間に接続されている。抵抗
体（５）は演算増幅器（１）の出力端子と出力取出端子
（４）との間に接続されておシ、ｉ九演算増幅器（１）
の非反転入力端子も上記出力取出端子（４）に接続され
ている。
上記構成において、演算増幅器（１）の反転入力端ＶＥ
ＩＡＩＩが与えられているため、該演算増幅器（１）の
非反転入力端子と出方端子との間の電位差もＭａｒＡｓ
となる。したがって、抵抗体（６）には、ＶＢＩＡ８
／ Ｒの電法王が流れる。上記演算増幅器（１）の久方
電流が微少であるならば、この電流は、出力端子電位と
無関係に、＃′！！は出力電流となる。
ＩＡＩＩが与えられているため、該演算増幅器（１）の
非反転入力端子と出方端子との間の電位差もＭａｒＡｓ
となる。したがって、抵抗体（６）には、ＶＢＩＡ８
／ Ｒの電法王が流れる。上記演算増幅器（１）の久方
電流が微少であるならば、この電流は、出力端子電位と
無関係に、＃′！！は出力電流となる。
この回路においては、電流を作シ出す素子である抵抗体
（８）と出力取出端子（４）との間には、演算増幅器（
１）の非反転入力端子が接続されているだけである。演
算増幅器（１）として、ＭＯＳ ）フンジヌタを用いた
場合、現在の技術で５ ｆＡ （５Ｘ １０ ”Ａ）程
度のものが得られている。したがってバイアス電圧Ｖｓ
ｘＡ８として１■、抵抗体（６）として抵抗値がＩＴΩ
（Ｉ Ｘ １０’″Ｑ）のものを用いた場合、１ｐＡの
電流が０．５−の精度で得られることになる。
（８）と出力取出端子（４）との間には、演算増幅器（
１）の非反転入力端子が接続されているだけである。演
算増幅器（１）として、ＭＯＳ ）フンジヌタを用いた
場合、現在の技術で５ ｆＡ （５Ｘ １０ ”Ａ）程
度のものが得られている。したがってバイアス電圧Ｖｓ
ｘＡ８として１■、抵抗体（６）として抵抗値がＩＴΩ
（Ｉ Ｘ １０’″Ｑ）のものを用いた場合、１ｐＡの
電流が０．５−の精度で得られることになる。
上記バイアス電圧発生回路（ホ）の具体的な構成は第３
図に示される。
図に示される。
同図において、Ｃ１υは非反転入力端子にバイアス源（
ロ）を接続した演算増幅器であル、その出力端子には、
前記演算増幅器（１）の反転入力端子にコレクタを接続
したトランジスタ（至）のベースが接続されている。仁
のトランジスタに）のニオツタに演算増幅器ｅｌＤの反
転入力端子が接続されるとともに、抵抗体■が接続され
ている。（至）は前記演算増幅器（１）の反転入力端子
と出力端子との間に接続された抵抗体である。
ロ）を接続した演算増幅器であル、その出力端子には、
前記演算増幅器（１）の反転入力端子にコレクタを接続
したトランジスタ（至）のベースが接続されている。仁
のトランジスタに）のニオツタに演算増幅器ｅｌＤの反
転入力端子が接続されるとともに、抵抗体■が接続され
ている。（至）は前記演算増幅器（１）の反転入力端子
と出力端子との間に接続された抵抗体である。
抵抗体（ハ）の抵抗値をＲ１１バイアス源四のバイアス
電圧をＶＢＩＡｌｌとすると、トランジスタ（４）のコ
レクタ電流は、ＹＢｒＡｓ／Ｒ，となる。したがって、
抵抗体（イ）の抵抗［Ｒｔと抵抗体（財）の抵抗ｉｔ
Ｒ１が、Ｒ１＝Ｒ，であるならば、前記演算増幅器（１
）の反転入力端子と出力端子との間の電位差はＶＥＩＡ
ｓとなる。
電圧をＶＢＩＡｌｌとすると、トランジスタ（４）のコ
レクタ電流は、ＹＢｒＡｓ／Ｒ，となる。したがって、
抵抗体（イ）の抵抗［Ｒｔと抵抗体（財）の抵抗ｉｔ
Ｒ１が、Ｒ１＝Ｒ，であるならば、前記演算増幅器（１
）の反転入力端子と出力端子との間の電位差はＶＥＩＡ
ｓとなる。
上記バイアス電圧発生回路（４）は第４図に示されるよ
うな構成であってもよい。
うな構成であってもよい。
第４図において、１）は前記演算増幅器（１）の出力端
に非反転入力端子を接続し九演算増幅器で、この演算増
幅器＠υの出力端子が前記演算増幅器（１）の反転入力
端子に接続されている。（財）〜に）は抵抗体、−）は
バイアス源である。
に非反転入力端子を接続し九演算増幅器で、この演算増
幅器＠υの出力端子が前記演算増幅器（１）の反転入力
端子に接続されている。（財）〜に）は抵抗体、−）は
バイアス源である。
上記構成において、抵抗体−〜に）の各抵抗値をＲ１，
Ｒ意、Ｒ婁、Ｒ４とすると、Ｒｔ ＝ Ｒｔ ＝ Ｒｔ
＝ Ｒａであるならば、演算増幅器（１）の出力電圧
ｖＡｏと入力電圧Ｖ＾ｒｎとバイアス電圧ＶＥＸ＾８と
の間には、Ｖ＾ｏ ＝ ”ｈｘ＊ ＋加入８の関係が成
立するため、演算増幅器（１）の反転入力端子と出力端
子との間の電位差はＶｓｘ＾８となる。
Ｒ意、Ｒ婁、Ｒ４とすると、Ｒｔ ＝ Ｒｔ ＝ Ｒｔ
＝ Ｒａであるならば、演算増幅器（１）の出力電圧
ｖＡｏと入力電圧Ｖ＾ｒｎとバイアス電圧ＶＥＸ＾８と
の間には、Ｖ＾ｏ ＝ ”ｈｘ＊ ＋加入８の関係が成
立するため、演算増幅器（１）の反転入力端子と出力端
子との間の電位差はＶｓｘ＾８となる。
以上のように、この発明によれば、演算増幅器の出力側
にトランジスタを介在させること表く、定電流を得るよ
うにし九から、電流精度の高い定電流発生回路を提供す
ることができる。
にトランジスタを介在させること表く、定電流を得るよ
うにし九から、電流精度の高い定電流発生回路を提供す
ることができる。
第１図は、従来の定電流発生回路を示す電気回路図、第
２図はこの発明に係る定電流発生回路の一例を示す電気
回路図、第３図および第４図呟第２図の具体的回路例を
示す図である。 （１）・・・演算増幅器、（４）・・・出力取出端子、
（６）・・・抵抗体、（２）・・・バイアス電圧発生回
路。 なお、図中同一符号は同一もしくは相当部分を示す。 代理人 葛野信−・（外１名） 第１図 第２図 第４図
２図はこの発明に係る定電流発生回路の一例を示す電気
回路図、第３図および第４図呟第２図の具体的回路例を
示す図である。 （１）・・・演算増幅器、（４）・・・出力取出端子、
（６）・・・抵抗体、（２）・・・バイアス電圧発生回
路。 なお、図中同一符号は同一もしくは相当部分を示す。 代理人 葛野信−・（外１名） 第１図 第２図 第４図
Claims (1)
- （１）、演算増幅器の反転入力端子と出力端子との間に
接続されて、一定のバイアス電圧を与えるバイアス電圧
発生回路と、上記演−算増幅器の非反転入力端子と上記
出力端子との間に接続された抵抗体とを備え、前記演算
増幅器の非反転入力端子から出力を取シ出すようにし九
定電流発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115058A JPS595323A (ja) | 1982-06-30 | 1982-06-30 | 定電流発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115058A JPS595323A (ja) | 1982-06-30 | 1982-06-30 | 定電流発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595323A true JPS595323A (ja) | 1984-01-12 |
Family
ID=14653125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115058A Pending JPS595323A (ja) | 1982-06-30 | 1982-06-30 | 定電流発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595323A (ja) |
-
1982
- 1982-06-30 JP JP57115058A patent/JPS595323A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3992622A (en) | Logarithmic amplifier with temperature compensation means | |
| TW200536259A (en) | Bandgap reference circuit | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| JPH0149963B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6340900Y2 (ja) | ||
| JP2003078357A (ja) | モノリシックな対数増幅器におけるｖｉにより誘導されるドリフトを補償するための方法および回路 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JPH0321927B2 (ja) | ||
| JPS60208106A (ja) | 差動増幅器 | |
| US3921013A (en) | Biasing current attenuator | |
| JPH0160922B2 (ja) | ||
| US4356455A (en) | Amplifier | |
| JPS61244058A (ja) | バンドギヤツプ電圧基準回路 | |
| JPH082738Y2 (ja) | 定電流回路 | |
| JPH0232644B2 (ja) | ||
| JP3129071B2 (ja) | 電圧制御増幅器 | |
| JPS59108411A (ja) | 電流源回路 | |
| JPS5855455Y2 (ja) | 定電流回路 | |
| JPS595321A (ja) | 基準電圧発生回路 | |
| KR900008361B1 (ko) | 이득제어 수단을 구비한 전류 미러형 증폭회로 | |
| JPS5917712A (ja) | ベ−ス電流補正回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPH0820915B2 (ja) | 定電流回路 | |
| JPH05111260A (ja) | 全波整流回路 |