JPS5953639B2 - ジヨセフソン接合素子を用いた３値論理記憶素子 - Google Patents
ジヨセフソン接合素子を用いた３値論理記憶素子Info
- Publication number
- JPS5953639B2 JPS5953639B2 JP52143188A JP14318877A JPS5953639B2 JP S5953639 B2 JPS5953639 B2 JP S5953639B2 JP 52143188 A JP52143188 A JP 52143188A JP 14318877 A JP14318877 A JP 14318877A JP S5953639 B2 JPS5953639 B2 JP S5953639B2
- Authority
- JP
- Japan
- Prior art keywords
- josephson junction
- magnetic field
- current
- external magnetic
- current loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
本発明は、ジョセフソン接合素子を含む超伝導電流ルー
プにより磁束量子の状態を３値論理に対応ざせて記憶さ
せるジョセフソン接合素子を用いた３値論理記憶素子に
関するものである。
プにより磁束量子の状態を３値論理に対応ざせて記憶さ
せるジョセフソン接合素子を用いた３値論理記憶素子に
関するものである。
現在の電子計算機等に於いては、２値論理に基いて演算
処理や情報の記憶が行なわれているのが一般的である。
処理や情報の記憶が行なわれているのが一般的である。
このような２値論理は、スイッチのオン、オフを２進数
の“ｌ’’、“ｏ”に対応させることを基本とするもの
であるから、トランジスタやダイオード等により演算回
路や記憶回路を容易に構成することができる。又ジョセ
フソン接合素子を用いた２値論理情報の記憶手段も既に
知られており、高速動作可能で、高密度化並び極低消費
電力化が容易である利点がある。このジョセフソン接合
素子を用いた記憶素子は、そのジョセフソン接合素子を
含む超伝導電流ループに流れる永久電流の方向を２値論
理に対応させるのが一般的である。これを更に極低電力
化する構成として、磁束量子Φ。
の“ｌ’’、“ｏ”に対応させることを基本とするもの
であるから、トランジスタやダイオード等により演算回
路や記憶回路を容易に構成することができる。又ジョセ
フソン接合素子を用いた２値論理情報の記憶手段も既に
知られており、高速動作可能で、高密度化並び極低消費
電力化が容易である利点がある。このジョセフソン接合
素子を用いた記憶素子は、そのジョセフソン接合素子を
含む超伝導電流ループに流れる永久電流の方向を２値論
理に対応させるのが一般的である。これを更に極低電力
化する構成として、磁束量子Φ。
（＝−＝２．０７×１０−１５ｗｅｂｅｒ）に相当する
磁束を、ジョセフソン接合素子を含む超伝導電流ループ
内に出し入れする形式の記憶素子も提案されている。
磁束を、ジョセフソン接合素子を含む超伝導電流ループ
内に出し入れする形式の記憶素子も提案されている。
又３値論理による情報の処理も種々提案されており、３
値論理を用いた場合には次のような利点を有するもので
ある。
値論理を用いた場合には次のような利点を有するもので
ある。
（１）同じ情報量の処理の為に必要なディジット数が少
なく、高速処理が可能である。
なく、高速処理が可能である。
（２）同じ伝送媒体に対して利用効率が高い。
（３）記憶密度が高い。しかし、トランジスタやダイオ
ード等による回路で、３値論理による処理を行なわせる
と、回路構成が非常に複雑になり、前述の利点を充分に
発揮することができなかつた。
ード等による回路で、３値論理による処理を行なわせる
と、回路構成が非常に複雑になり、前述の利点を充分に
発揮することができなかつた。
本発明は、ジョセフソン接合素子を含む超伝導電流ルー
プ内に磁束量子が１個有る場合と無い場合と更に有る場
合の磁束量子の向きに３値論理の゛０１”、゛ｏ’’、
−１’’を対応させて記憶させる記憶素子を提供するこ
とを目的とするものである。
プ内に磁束量子が１個有る場合と無い場合と更に有る場
合の磁束量子の向きに３値論理の゛０１”、゛ｏ’’、
−１’’を対応させて記憶させる記憶素子を提供するこ
とを目的とするものである。
以下実施例について詳細に説明する。Ｊ 第１図に示す
ように、２個のジョセフソン接合素子Ｊ１、Ｊ２を含む
超伝導電流ループＬＰに外部磁界Ｈｅを印加すると、ジ
ョセフソン接合素子Ｊ１、Ｊ２がともに電圧状態になる
限界の電流値である臨界電流Ｉｃは、その外部磁界Ｈｅ
に対しｊ て第２図に示すように変化する。
ように、２個のジョセフソン接合素子Ｊ１、Ｊ２を含む
超伝導電流ループＬＰに外部磁界Ｈｅを印加すると、ジ
ョセフソン接合素子Ｊ１、Ｊ２がともに電圧状態になる
限界の電流値である臨界電流Ｉｃは、その外部磁界Ｈｅ
に対しｊ て第２図に示すように変化する。
この第２図の中央の曲線を゛ｏ’’モードと称すると、
その゛０’’モードの中にあるような素子電流Ｉと外部
磁界Ｈｅと１りーを与えた場合、電流ループＬＰ内に入
り得る磁束・Φは、磁束量子をΦ。
その゛０’’モードの中にあるような素子電流Ｉと外部
磁界Ｈｅと１りーを与えた場合、電流ループＬＰ内に入
り得る磁束・Φは、磁束量子をΦ。
とすると、一０．５くΦ／Φｏく０．５・・・・・・（
１）の範囲となる。
１）の範囲となる。
この６ゲモードに隣接する曲線を６１″モード及び″−
ピモードと称すると、゛１１モードの曲線内の電流１と
外部磁界Ｈｅとを与えた場合、０．５≦Φ／Φｏ≦』．
５ ・・・・・・（２）又５１″モード
に於いては１．５くΦ／Φｏく−０．５．．．．．．（
３）となる。
ピモードと称すると、゛１１モードの曲線内の電流１と
外部磁界Ｈｅとを与えた場合、０．５≦Φ／Φｏ≦』．
５ ・・・・・・（２）又５１″モード
に於いては１．５くΦ／Φｏく−０．５．．．．．．（
３）となる。
前述の６０″，６１７，′−１″モードは斜線を施した
領域で重なつており、この領域内では３種類のモードが
存在し得ることを示すものである。
領域で重なつており、この領域内では３種類のモードが
存在し得ることを示すものである。
そこで、この３種類のモードに３値論理を対応させて情
報記憶を行なわせるものである。このような３値論理情
報を記憶させる為には電流ループＬＰ内のインダクタン
スＬｌ，Ｌ２に制約があり、Ｌ１＋Ｌ２＝Ｌとすると、
第２図に示すように３種類のモードが重なる為には、Ｌ
・ＥＯ Ｏ．３ｌ８く？く１．４６５・・・・・・（４）Φ０の
関係が必要となる。
報記憶を行なわせるものである。このような３値論理情
報を記憶させる為には電流ループＬＰ内のインダクタン
スＬｌ，Ｌ２に制約があり、Ｌ１＋Ｌ２＝Ｌとすると、
第２図に示すように３種類のモードが重なる為には、Ｌ
・ＥＯ Ｏ．３ｌ８く？く１．４６５・・・・・・（４）Φ０の
関係が必要となる。
なおＩｃＯはジヨセフソン接合素子Ｊｌ，Ｊ２の臨界電
流を示す。例えばＩｃＯ＝１ｍＡとすると、（４）式は
０．６５８〔…〕くＬ〈３．０３〔…〕 ・・・・・
・（５）となる。
流を示す。例えばＩｃＯ＝１ｍＡとすると、（４）式は
０．６５８〔…〕くＬ〈３．０３〔…〕 ・・・・・
・（５）となる。
前述のインダクタンスＬが（４）式の条件より小さいと
、第３図に示すように、３種類のモードが重なる領域が
ないので，３値論理情報を記憶することができず、又イ
ンダクタンスＬが（４）式の条件よ３り大きいと、第４
図に示すように、４種類以上のモードが重なる領域が生
じて、３値論理情報の記憶には使用できないものとなる
。
、第３図に示すように、３種類のモードが重なる領域が
ないので，３値論理情報を記憶することができず、又イ
ンダクタンスＬが（４）式の条件よ３り大きいと、第４
図に示すように、４種類以上のモードが重なる領域が生
じて、３値論理情報の記憶には使用できないものとなる
。
又インダクタンスＬが（４）式の条件を満足するが、Ｌ
ｌ８Ｌ２の場合には、例えば第５図に示すよう ４に、
非対称形の重なり領域が生じ、それによつて３値論理情
報の記憶が可能となる。
ｌ８Ｌ２の場合には、例えば第５図に示すよう ４に、
非対称形の重なり領域が生じ、それによつて３値論理情
報の記憶が可能となる。
第１図に示す記憶素子に於いて、インダクタンスＬｌ，
Ｌ２を（４）式の条件を満足するように選定し、例えば
磁束量子無しの６０１状態に於いて０１１を書込む場合
には、第６図に示すように、０→１の閾値線を越えるよ
うに制御すれば良いことになる。
Ｌ２を（４）式の条件を満足するように選定し、例えば
磁束量子無しの６０１状態に於いて０１１を書込む場合
には、第６図に示すように、０→１の閾値線を越えるよ
うに制御すれば良いことになる。
その為に素子電流１と外部磁界Ｈｅとを同時に印加する
ことによつても可能であるが、外部磁界をＨｅ，以上と
することによつても可能となる。即ち外部磁界Ｈｅのみ
による書込みが可能である。又”−ピを書込む場合は、
−Ｈｅ３以上の負方向の外部磁界を印加すれば良いこと
になる。又ｔｌ″或は６１″の状態から″ｏ等書込む場
合は、ＨｅｌくＨｅ＜Ｈｅ３或は−Ｈｅ３くＨｅ〈−Ｈ
ｅｌの外部磁界Ｈｅを印加すれば良いことになる。又前
述の書込用の磁界Ｈｅｌ，Ｈｅ３は、となる。
ことによつても可能であるが、外部磁界をＨｅ，以上と
することによつても可能となる。即ち外部磁界Ｈｅのみ
による書込みが可能である。又”−ピを書込む場合は、
−Ｈｅ３以上の負方向の外部磁界を印加すれば良いこと
になる。又ｔｌ″或は６１″の状態から″ｏ等書込む場
合は、ＨｅｌくＨｅ＜Ｈｅ３或は−Ｈｅ３くＨｅ〈−Ｈ
ｅｌの外部磁界Ｈｅを印加すれば良いことになる。又前
述の書込用の磁界Ｈｅｌ，Ｈｅ３は、となる。
なおμ。は真空の透磁率１．２５７Ｘ１０−６〔Ｈ／ｍ
〕、Ｓは電流ループＬＰの面積である。電流ループＬＰ
の面積ＳをＳ＝１００１ｔイとすると、０くＨｅく１６
．４６〔〜痛〕（０．２０７〔０ｅ））・・・（８）１
．６４６〔Ｖｍ〕くＨｅ３く３２．９１〔Ｖｍ〕（０．
４１４〔０ｅ〕）・・・・・・（９）となる。
〕、Ｓは電流ループＬＰの面積である。電流ループＬＰ
の面積ＳをＳ＝１００１ｔイとすると、０くＨｅく１６
．４６〔〜痛〕（０．２０７〔０ｅ））・・・（８）１
．６４６〔Ｖｍ〕くＨｅ３く３２．９１〔Ｖｍ〕（０．
４１４〔０ｅ〕）・・・・・・（９）となる。
読出しの場合は、外部磁界と電流若しくはそれらの何れ
か一方の印加で行なうことができるが、破壊読出しとな
る。
か一方の印加で行なうことができるが、破壊読出しとな
る。
例えば外部磁界だけ印加して読出しを行なう場合、Ｈｅ
ｌくＨｅ＜Ｈｅ３の外部磁界Ｈｅを印加すると、６−１
″の記憶内容の場合は、６０″の状態に遷移する。又１
１″の記憶内容の場合は変化しないが、−Ｈｅ，〈Ｈｅ
〈−Ｈｅｌの外部磁界Ｈｅを印加すると、“０１の状態
に遷移する。なお、その外部磁界Ｈｅを印加したときの
記憶内容が′−１１であれば変化しない。又１０１の記
憶内容の場合、ＨｅｌくＨｅ＜Ｈｅ３或は−Ｈｅ３〈Ｈ
ｅく−Ｈｅｌの何れかの外部磁界Ｈｅを印加しても変化
しない。前述の如き外部磁界の印加により状態遷移が生
じると、ジヨセフソン接合素子には瞬間的に電圧が発生
する。
ｌくＨｅ＜Ｈｅ３の外部磁界Ｈｅを印加すると、６−１
″の記憶内容の場合は、６０″の状態に遷移する。又１
１″の記憶内容の場合は変化しないが、−Ｈｅ，〈Ｈｅ
〈−Ｈｅｌの外部磁界Ｈｅを印加すると、“０１の状態
に遷移する。なお、その外部磁界Ｈｅを印加したときの
記憶内容が′−１１であれば変化しない。又１０１の記
憶内容の場合、ＨｅｌくＨｅ＜Ｈｅ３或は−Ｈｅ３〈Ｈ
ｅく−Ｈｅｌの何れかの外部磁界Ｈｅを印加しても変化
しない。前述の如き外部磁界の印加により状態遷移が生
じると、ジヨセフソン接合素子には瞬間的に電圧が発生
する。
例えば０．１ｍの電圧が１０ＰＳ程度の時間発生する。
従つてこの電圧を検知することにより、外部磁界との関
係によつて記憶内容を読出すことができる。しかし、外
部磁界のみを印加して読出す場合は、第１図のジヨセフ
ソン接合素子Ｊｌ，Ｊ２に発生する電圧は逆向きとなる
の ５で、電流ループＬＰと外部回路との接続点間の電
圧を検知しようとしても、打消し合つて何も現われない
ことになる。又電流だけ印加して読出す場合には、６１
″と！丁”との何れの記憶内容の場合に於いても６０２
゛の状態に遷移し、６１１と″−１″と１の区別ができ
ないものとなる。そこで電流と外部磁界とを同時に印加
すれば、３値論理情報の記憶内容を読出すことができる
。
従つてこの電圧を検知することにより、外部磁界との関
係によつて記憶内容を読出すことができる。しかし、外
部磁界のみを印加して読出す場合は、第１図のジヨセフ
ソン接合素子Ｊｌ，Ｊ２に発生する電圧は逆向きとなる
の ５で、電流ループＬＰと外部回路との接続点間の電
圧を検知しようとしても、打消し合つて何も現われない
ことになる。又電流だけ印加して読出す場合には、６１
″と！丁”との何れの記憶内容の場合に於いても６０２
゛の状態に遷移し、６１１と″−１″と１の区別ができ
ないものとなる。そこで電流と外部磁界とを同時に印加
すれば、３値論理情報の記憶内容を読出すことができる
。
即ち第７図に示すように、電流１の方向と外部磁界Ｈｅ
の方向及び大きさの選定により、即ち正方１向の電流、
正方向の磁界を印加すると１０゛，Ｔ゛の状態では状態
の遷移はないが、Ｔｌ７の状態は６０゛に遷移し、一方
負方向の電流、負方向の磁界を印加すると“−１″，虹
゛の状態では状態の遷移はないが６１゛の状態は１０゛
２に遷移するので、Ｔ′ ｊと′−ｒとを区別して読出
すことができる。なお“０″の記憶内容の場合には、外
部磁界のみ及び電流のみ印加した場合と同様に状態遷移
は生じない。又インダクタンスＬｌ，Ｌ２を相違させて
おくことにより電流だけ印加して３値論理情報の読出し
を行なうことができる。即ちインダクタンスＬｌ，Ｌ２
を相違させておくことにより、第５図に示すような非対
称形の特性となり、電流を正の方向に流したとき、″−
１゜゛の記憶内容であれば“０”の状態への遷移が生じ
るが、“１゛の記憶内容であれば１０″の状態には遷移
せず、反対に電流を負の方向に流したとき、１１″の記
憶内容であれば６０″の状態に遷移することになる。そ
して電流を正の方向に流して状態遷移が生じると、電流
ループと外部回路との接続点間には正の電圧が生じ、電
流を負の方向に流して状態遷移が生じると、負の電圧が
生じる。前述の如く３値論理情報の読出しは２動作によ
つて行なわれ、何れの駆動条件によつても電圧が検出さ
れなければ゛０”、何れか一方の駆動条件で電圧が検出
されると６１″、他方の駆動条件で電圧が検出されると
′−１゛の読出情報となる。
の方向及び大きさの選定により、即ち正方１向の電流、
正方向の磁界を印加すると１０゛，Ｔ゛の状態では状態
の遷移はないが、Ｔｌ７の状態は６０゛に遷移し、一方
負方向の電流、負方向の磁界を印加すると“−１″，虹
゛の状態では状態の遷移はないが６１゛の状態は１０゛
２に遷移するので、Ｔ′ ｊと′−ｒとを区別して読出
すことができる。なお“０″の記憶内容の場合には、外
部磁界のみ及び電流のみ印加した場合と同様に状態遷移
は生じない。又インダクタンスＬｌ，Ｌ２を相違させて
おくことにより電流だけ印加して３値論理情報の読出し
を行なうことができる。即ちインダクタンスＬｌ，Ｌ２
を相違させておくことにより、第５図に示すような非対
称形の特性となり、電流を正の方向に流したとき、″−
１゜゛の記憶内容であれば“０”の状態への遷移が生じ
るが、“１゛の記憶内容であれば１０″の状態には遷移
せず、反対に電流を負の方向に流したとき、１１″の記
憶内容であれば６０″の状態に遷移することになる。そ
して電流を正の方向に流して状態遷移が生じると、電流
ループと外部回路との接続点間には正の電圧が生じ、電
流を負の方向に流して状態遷移が生じると、負の電圧が
生じる。前述の如く３値論理情報の読出しは２動作によ
つて行なわれ、何れの駆動条件によつても電圧が検出さ
れなければ゛０”、何れか一方の駆動条件で電圧が検出
されると６１″、他方の駆動条件で電圧が検出されると
′−１゛の読出情報となる。
第８図は読出回路を含む本発明の実施例を示すもので、
２個のジヨセフソン接合素子Ｊｌ，Ｊ２とインダクタン
スＬｌ，Ｌ２とを含む超伝導電流ループＬＰ（７）Ａ点
とＢ点との間に負荷抵抗Ｒ１と線Ｃとを接続し、この線
Ｃに近接してジヨセフソン接合素子Ｊ３，Ｊ４を配置し
、これらのジヨセフソン接合素子Ｊ３，Ｊ４の直列回路
と並列に負荷抵抗Ｒ２，Ｒ３の直列回路を接続し、ジヨ
セフソン接合素子Ｊ３，Ｊ４の接続点と負荷抵抗Ｒ２，
Ｒ３の接続点との間に出力線路Ｄを接続する。読出用の
電流１と外部磁界Ｈｅとをそれぞれ正の方向に印加する
と、記憶内容が′−１゛のときのみ線Ｃには矢印方向に
状態遷移に伴なうＡ，Ｂ点間の電圧による電流が流れる
。そしてバイアス電流１Ｒを流しておくと、ジヨセフソ
ン接合素子Ｊ３（又はＪ４）だけ電圧状態となり、出力
線路Ｄには矢印方向の電流が流れる。又読出用の電流Ｉ
と外部磁界Ｈｅとをそれぞれ負の方向に印加すると、記
憶内容がＴ”のときのみ出力線路Ｄには矢印と反対方向
に電流が流れる。なお記憶内容が“０”であれば、出力
線路Ｄには電流１及び外部磁界Ｈｅの方向に関係なく電
流が流れない。第９図は第８図の回路構成の概略斜視図
を示し、第８図と同一符号は同一部分であり、Ｈは超伝
導電流ループＬＰに外部磁界Ｈｅを加える為の電流を流
す線路である。
２個のジヨセフソン接合素子Ｊｌ，Ｊ２とインダクタン
スＬｌ，Ｌ２とを含む超伝導電流ループＬＰ（７）Ａ点
とＢ点との間に負荷抵抗Ｒ１と線Ｃとを接続し、この線
Ｃに近接してジヨセフソン接合素子Ｊ３，Ｊ４を配置し
、これらのジヨセフソン接合素子Ｊ３，Ｊ４の直列回路
と並列に負荷抵抗Ｒ２，Ｒ３の直列回路を接続し、ジヨ
セフソン接合素子Ｊ３，Ｊ４の接続点と負荷抵抗Ｒ２，
Ｒ３の接続点との間に出力線路Ｄを接続する。読出用の
電流１と外部磁界Ｈｅとをそれぞれ正の方向に印加する
と、記憶内容が′−１゛のときのみ線Ｃには矢印方向に
状態遷移に伴なうＡ，Ｂ点間の電圧による電流が流れる
。そしてバイアス電流１Ｒを流しておくと、ジヨセフソ
ン接合素子Ｊ３（又はＪ４）だけ電圧状態となり、出力
線路Ｄには矢印方向の電流が流れる。又読出用の電流Ｉ
と外部磁界Ｈｅとをそれぞれ負の方向に印加すると、記
憶内容がＴ”のときのみ出力線路Ｄには矢印と反対方向
に電流が流れる。なお記憶内容が“０”であれば、出力
線路Ｄには電流１及び外部磁界Ｈｅの方向に関係なく電
流が流れない。第９図は第８図の回路構成の概略斜視図
を示し、第８図と同一符号は同一部分であり、Ｈは超伝
導電流ループＬＰに外部磁界Ｈｅを加える為の電流を流
す線路である。
そして超伝導電流ループＬＰは両側のジヨセフソン接合
素子Ｊｌ，Ｊ２を挟んだ上下の線路により構成され、イ
ンダクタンスはその上下の線路の幅、厚さ及び長さの選
定により（４）式の条件を満足する値に構成されている
。このような記憶素子は、絶縁基板上に多数形成して記
憶装置を構成するものであり、記憶素子は微小面積とす
ることが可能であるから、大容量の記憶装置とすること
も容易であり、又消費電力は一般の半導体集積記憶素子
に比較して２〜３桁小さくすることができるので、高密
度化が容易となる。更に３値論理記憶素子であるから、
大容量の情報記憶が可能となる。以上説明したように、
本発明は、２個のジヨセフソン接合素子Ｊｌ，Ｊ２を含
む超伝導電流ループＬＰのインダクタンスＬを（４）式
の条件によつて定めることにより、磁束量子Φ。
素子Ｊｌ，Ｊ２を挟んだ上下の線路により構成され、イ
ンダクタンスはその上下の線路の幅、厚さ及び長さの選
定により（４）式の条件を満足する値に構成されている
。このような記憶素子は、絶縁基板上に多数形成して記
憶装置を構成するものであり、記憶素子は微小面積とす
ることが可能であるから、大容量の記憶装置とすること
も容易であり、又消費電力は一般の半導体集積記憶素子
に比較して２〜３桁小さくすることができるので、高密
度化が容易となる。更に３値論理記憶素子であるから、
大容量の情報記憶が可能となる。以上説明したように、
本発明は、２個のジヨセフソン接合素子Ｊｌ，Ｊ２を含
む超伝導電流ループＬＰのインダクタンスＬを（４）式
の条件によつて定めることにより、磁束量子Φ。
１個を正方向、逆方向又は無しの３種類の状態とするこ
とができ、その３種類の状態を３値論理情報に対応させ
て記憶させるものであつて、ジヨセフソン接合素子を用
いた記憶素子により３値論理情報を記憶させることがで
きる。
とができ、その３種類の状態を３値論理情報に対応させ
て記憶させるものであつて、ジヨセフソン接合素子を用
いた記憶素子により３値論理情報を記憶させることがで
きる。
従つて極低消費電力且つ高密度記憶を容易に実現するこ
とができる。
とができる。
第１図は本発明の実施例の説明図、第２図乃至第５図は
、超伝導電流ループのインダクタンスによる外部磁界対
臨界電流特性曲線図、第６図及び第７図は書込み及び読
出し動作の説明図、第８図よ検出回路を含む本発明の実
施例の回路図、第９１は第８図の回路構成の記憶素子の
概略斜視図で）る。 Ｊ１〜Ｊ４はジヨセフソン接合素子、Ｌｌ，、２はイン
ダクタンス、ＬＰは超伝導電流ループ、Ｌ１〜Ｒ３は負
荷抵抗、Ｈｅは外部磁界でぁる。
、超伝導電流ループのインダクタンスによる外部磁界対
臨界電流特性曲線図、第６図及び第７図は書込み及び読
出し動作の説明図、第８図よ検出回路を含む本発明の実
施例の回路図、第９１は第８図の回路構成の記憶素子の
概略斜視図で）る。 Ｊ１〜Ｊ４はジヨセフソン接合素子、Ｌｌ，、２はイン
ダクタンス、ＬＰは超伝導電流ループ、Ｌ１〜Ｒ３は負
荷抵抗、Ｈｅは外部磁界でぁる。
Claims (1)
- １ ジョセフソン接合素子を２個含む超伝導電流ループ
のインダクタンスＬを、前記ジョセフソン接合素子の臨
界電流をＩｃ＿０、磁束量子をΦ＿０としたとき、０．
３１８≦［Ｌ・Ｌｃ＿０］／［Φ＿０］≦１．４６５の
条件を満足する値とし、前記超伝導電流ループに磁束量
子１個を正方向、逆方向又は無しの３種類の状態として
記憶させ、前記３種類の状態を３値論理情報に対応させ
たことを特徴とするジョセフソン接合素子を用いた３値
論理記憶素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52143188A JPS5953639B2 (ja) | 1977-11-29 | 1977-11-29 | ジヨセフソン接合素子を用いた３値論理記憶素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52143188A JPS5953639B2 (ja) | 1977-11-29 | 1977-11-29 | ジヨセフソン接合素子を用いた３値論理記憶素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5475239A JPS5475239A (en) | 1979-06-15 |
| JPS5953639B2 true JPS5953639B2 (ja) | 1984-12-26 |
Family
ID=15332916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52143188A Expired JPS5953639B2 (ja) | 1977-11-29 | 1977-11-29 | ジヨセフソン接合素子を用いた３値論理記憶素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5953639B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165789U (ja) * | 1986-04-08 | 1987-10-21 |
-
1977
- 1977-11-29 JP JP52143188A patent/JPS5953639B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62165789U (ja) * | 1986-04-08 | 1987-10-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5475239A (en) | 1979-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8526224B2 (en) | Compound cell spin-torque magnetic random access memory | |
| JP6357592B2 (ja) | 相ヒステリシス磁気ジョセフソン接合メモリセル | |
| US6847545B2 (en) | Magnetic thin film element, memory element using the same, and method for recording and reproducing using the memory element | |
| US5930164A (en) | Magnetic memory unit having four states and operating method thereof | |
| US5375082A (en) | Integrated, nonvolatile, high-speed analog random access memory | |
| KR20210019539A (ko) | 자기 조셉슨 접합 구동 플럭스-바이어싱된 초전도체 메모리 셀 및 방법 | |
| JPH09139068A (ja) | 情報の記録・再生方法および情報記憶装置 | |
| JP2008192916A (ja) | 磁気ランダムアクセスメモリ及びその書き込み方法 | |
| JP2002216468A (ja) | 半導体記憶装置 | |
| JP4747507B2 (ja) | 磁気メモリ及びその記録方法 | |
| US5515314A (en) | Storage device | |
| US7038942B2 (en) | Magnetic storage element, recording method using the same, and magnetic storage device | |
| US7042036B2 (en) | Magnetic memory using single domain switching by direct current | |
| Daughton | Advanced MRAM concepts | |
| JPS5953639B2 (ja) | ジヨセフソン接合素子を用いた３値論理記憶素子 | |
| US6233171B1 (en) | Superconducting magnetoresistive memory element using controlled exchange interaction | |
| RU2093905C1 (ru) | Переключаемый элемент с памятью | |
| EP0685849A2 (en) | Storage device | |
| JPH11110961A (ja) | 磁気薄膜メモリ | |
| JP2656596B2 (ja) | 超伝導体メモリ装置 | |
| JPH0219982B2 (ja) | ||
| RU2154863C1 (ru) | Способ тороидной записи и считывания информации, ячейка памяти и устройство памяти для осуществления способа | |
| JPS5953638B2 (ja) | ジヨセフソン接合素子を用いた３値論理記憶方式 | |
| Das et al. | A generalized HSPICE macro-model for pseudo-spin-valve GMR memory bits | |
| Tahiliani et al. | A review of spintronics based data storage |