JPS5954014A - Ｐｃｍ信号の再生回路 - Google Patents
Ｐｃｍ信号の再生回路Info
- Publication number
- JPS5954014A JPS5954014A JP16476282A JP16476282A JPS5954014A JP S5954014 A JPS5954014 A JP S5954014A JP 16476282 A JP16476282 A JP 16476282A JP 16476282 A JP16476282 A JP 16476282A JP S5954014 A JPS5954014 A JP S5954014A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- pcm signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 20
- 238000001514 detection method Methods 0.000 claims description 7
- 238000005070 sampling Methods 0.000 claims description 3
- 230000005236 sound signal Effects 0.000 claims 2
- 230000008929 regeneration Effects 0.000 claims 1
- 238000011069 regeneration method Methods 0.000 claims 1
- 238000013139 quantization Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＰＣＭ信号？ディジタル・アナログ変換し、音
響信号を再生するＰＣＭ信号の再生回路に関するもので
ある。
響信号を再生するＰＣＭ信号の再生回路に関するもので
ある。
音響信号をタイムサンプリングしてＰＣＭ信号ＶＣ！換
するのにアナログ・ディジタル（ＡＤ）変換回路が用い
られる。ＡＤ変挽回路は入力アナログ信号の振巾な量子
化し、ディジタル信号に変換するものであり、変換ビッ
トをＮとすると、入力アナログ信号の振巾は２Ｎの量子
化区域で量子化され、対応するディジタル数のＰＣＭ信
号に変換される。曖子化単位’ｋＡ（単位：ボルト）と
すると、入力アナログ信号の最大振巾はＡ・２Ｎにする
必要がある。第１図は入力アナログ信号の振巾が小さい
場合のＡＤｌ路の動作例を示すタイムチャートである。
するのにアナログ・ディジタル（ＡＤ）変換回路が用い
られる。ＡＤ変挽回路は入力アナログ信号の振巾な量子
化し、ディジタル信号に変換するものであり、変換ビッ
トをＮとすると、入力アナログ信号の振巾は２Ｎの量子
化区域で量子化され、対応するディジタル数のＰＣＭ信
号に変換される。曖子化単位’ｋＡ（単位：ボルト）と
すると、入力アナログ信号の最大振巾はＡ・２Ｎにする
必要がある。第１図は入力アナログ信号の振巾が小さい
場合のＡＤｌ路の動作例を示すタイムチャートである。
第１図において、横線（ａ）、υ）、（０）はＡＤ開回
路量子化区域の閾値を示す。従って、（ａ）〜［有］）
間及びΦ）〜（０）間が前述の電子化単位Ａである。（
ｅｌ）は入力音響信号波形を示す。Ｔ１〜Ｔ４はＡＤ開
回路サンプリングの時点である。（ｄ）はＡＤｌ！ｌ！
ｌ路の最下位ビットの変換出力を示す。
路量子化区域の閾値を示す。従って、（ａ）〜［有］）
間及びΦ）〜（０）間が前述の電子化単位Ａである。（
ｅｌ）は入力音響信号波形を示す。Ｔ１〜Ｔ４はＡＤ開
回路サンプリングの時点である。（ｄ）はＡＤｌ！ｌ！
ｌ路の最下位ビットの変換出力を示す。
さて、第１図から明らかな通り１量子化区域近傍での入
力音響信号の微小ｆ！動は、ＡＤ開回路量子化ノイズと
なる・即ち、無信号時における僅なノイズ変動でも、Ａ
Ｄｌ路の最下位のビット変動に対応する量子化ノイズ変
動となる訳である。このノイズ変動２除くためには入力
音響信号の交流バイアス点Ｙ （ａ）と（ｂ）の中間、
又は［有］）と（ｑの中間の様に４子化閾値の中間にお
けば良いが、量子化閾１直の間隔Ａは入力音響イｄ号の
最大振巾の７．である。一般ＫＮは８〜１２であシ、従
ってＡは微小殴であシ、温度変化、経時変化等によシ置
子化閾値の中間に安定して置くのは難しい。
力音響信号の微小ｆ！動は、ＡＤ開回路量子化ノイズと
なる・即ち、無信号時における僅なノイズ変動でも、Ａ
Ｄｌ路の最下位のビット変動に対応する量子化ノイズ変
動となる訳である。このノイズ変動２除くためには入力
音響信号の交流バイアス点Ｙ （ａ）と（ｂ）の中間、
又は［有］）と（ｑの中間の様に４子化閾値の中間にお
けば良いが、量子化閾１直の間隔Ａは入力音響イｄ号の
最大振巾の７．である。一般ＫＮは８〜１２であシ、従
ってＡは微小殴であシ、温度変化、経時変化等によシ置
子化閾値の中間に安定して置くのは難しい。
パルス状ノイズは持続時間は短いが、振巾が比較的大き
く、たまたまサンプリングされると、ＡＤ変換器の最下
位ビットの変動となる。音響信号が変化しているとき、
微小ノイズはマスキング効果により聴感上耳障りでない
が、無信号時における微小ノイズは極めて耳障りである
。
く、たまたまサンプリングされると、ＡＤ変換器の最下
位ビットの変動となる。音響信号が変化しているとき、
微小ノイズはマスキング効果により聴感上耳障りでない
が、無信号時における微小ノイズは極めて耳障りである
。
本発明は無信号時におけるかかる微小ノイズ（量子化ノ
イズ）の発生を防止する回路手段を提供するものであり
、以下図面と共に詳細に説明する。
イズ）の発生を防止する回路手段を提供するものであり
、以下図面と共に詳細に説明する。
第２図において、（１）はＤＡ変換回路であシ、入力端
子（１１〜工夏）に与えられ念ＮビットのＰＣＭ信号（
Ｐ１〜Ｐｗ）なりロック端子（ＣＫ）に与えられた変換
クロックに基づきアナログ信号ＶＣ変換する。ＤＫはＰ
ＣＭ信号ＱＤＡ変換する変換クロックである。（２）は
範囲検出回路であり、入力端子（１１〜ＩＮ）に与えら
れたＰＣＭ信号の端が無音声期間に対応する場合は論理
レベル１１“を、その他の場合は論理レベル′０“を出
力端子（Ｑｌ）ＶＣ出力する。（３）はシフトレジスタ
であり、範囲検出回路（２）の出力〔Ｑ１〕がインバー
タ（５）を介し、データ入力端子（Ｄ）ｖｃ入力され、
クロックＤＫＫ従ッテ出力（Ｑｔ）（（Ｃ）（ＱＩＶＣ
順次シフトされる。
子（１１〜工夏）に与えられ念ＮビットのＰＣＭ信号（
Ｐ１〜Ｐｗ）なりロック端子（ＣＫ）に与えられた変換
クロックに基づきアナログ信号ＶＣ変換する。ＤＫはＰ
ＣＭ信号ＱＤＡ変換する変換クロックである。（２）は
範囲検出回路であり、入力端子（１１〜ＩＮ）に与えら
れたＰＣＭ信号の端が無音声期間に対応する場合は論理
レベル１１“を、その他の場合は論理レベル′０“を出
力端子（Ｑｌ）ＶＣ出力する。（３）はシフトレジスタ
であり、範囲検出回路（２）の出力〔Ｑ１〕がインバー
タ（５）を介し、データ入力端子（Ｄ）ｖｃ入力され、
クロックＤＫＫ従ッテ出力（Ｑｔ）（（Ｃ）（ＱＩＶＣ
順次シフトされる。
＋７１はシフトレジスタ（３〕の（Ｑｌ）（Ｑ２）、及
び（Ｑ３）出力と入力結線され九アンドゲートでて、ア
ンドゲート（７）の出力が論理レベル１１“となり、カ
ウンタ（４）を初期値化し、カウンタ（４）の出力がＱ
１〜Ｑｐを全て論理レベル１０″にする。
び（Ｑ３）出力と入力結線され九アンドゲートでて、ア
ンドゲート（７）の出力が論理レベル１１“となり、カ
ウンタ（４）を初期値化し、カウンタ（４）の出力がＱ
１〜Ｑｐを全て論理レベル１０″にする。
（８）はアンドゲートであシ、カウンタ（４）のＱｐｆ
ｆｌ力が・１〃と々るまで、範囲検出回路（２）の出力
がｓｌ“の場合、クロック（ＤＫ）＆カウンタ（４）の
クロック入力端子（ＣＫ）ＶＣ出力する。従ワて、カウ
ンタ＋４ＪはＰＣＭ信号の値がクロック（ＤＫ）の２ｐ
−１周期に渡って無音声期間に対応する場合、Ｑｐ比出
力１１”とが９、またＤＫ（０５周期に渡りて無音声期
間でない場合に対応して、（Ｑｌ）・・・（Ｑｐ）の各
出力が１０〃に初期値化される。
ｆｌ力が・１〃と々るまで、範囲検出回路（２）の出力
がｓｌ“の場合、クロック（ＤＫ）＆カウンタ（４）の
クロック入力端子（ＣＫ）ＶＣ出力する。従ワて、カウ
ンタ＋４ＪはＰＣＭ信号の値がクロック（ＤＫ）の２ｐ
−１周期に渡って無音声期間に対応する場合、Ｑｐ比出
力１１”とが９、またＤＫ（０５周期に渡りて無音声期
間でない場合に対応して、（Ｑｌ）・・・（Ｑｐ）の各
出力が１０〃に初期値化される。
アンドゲート（９）はカウンタ（４）のＱｐ比出力反転
と、ＤＫクロックとの論理積をと）、ＤＡ変換回Ｆｉ１
ｇ、（１）のクロック入力端子（ＣＫ）ＶＣ出力結線さ
れている。従って、カウンタ（４）のＱｐ比出力１“の
とき、ＤＡＹ換１ｍＷ！（ｔ）はｐＣＭｉｇのＤＡｙ６
２停止する。
と、ＤＫクロックとの論理積をと）、ＤＡ変換回Ｆｉ１
ｇ、（１）のクロック入力端子（ＣＫ）ＶＣ出力結線さ
れている。従って、カウンタ（４）のＱｐ比出力１“の
とき、ＤＡＹ換１ｍＷ！（ｔ）はｐＣＭｉｇのＤＡｙ６
２停止する。
このように構成すると、無音期間が続く場合はＤＡ［換
は行なわれず、入力アナログ信号に混入され之ノイズ変
動による影響を除いて音響信８を再生する事ができる。
は行なわれず、入力アナログ信号に混入され之ノイズ変
動による影響を除いて音響信８を再生する事ができる。
ま九、第２図において、カウンタ（４）のリセット入力
端子（功にインバータ＋５］の出力？結線してもよく、
この場合、入力アナログ信号をＡＤ変換してＰＣＭ侶す
を作る際の祉子化閾値Ｎ近のノイズ変動を防ぐ事ができ
る。
端子（功にインバータ＋５］の出力？結線してもよく、
この場合、入力アナログ信号をＡＤ変換してＰＣＭ侶す
を作る際の祉子化閾値Ｎ近のノイズ変動を防ぐ事ができ
る。
更にまた、カウンタ（４）のＱＰ出力にょシ、ＤＡ変換
回路の変換クロックを第２図に示す様に停止制御するの
では々＜、ＤＡ変換回路（１）の入力情報を所定値〔例
えば入力アナログ信号の無音声期間に対応するＰＣＭ信
号の値〕に切換オ、でも、前述と全く同様に機能する。
回路の変換クロックを第２図に示す様に停止制御するの
では々＜、ＤＡ変換回路（１）の入力情報を所定値〔例
えば入力アナログ信号の無音声期間に対応するＰＣＭ信
号の値〕に切換オ、でも、前述と全く同様に機能する。
同様に、Ｄハ変換回路（１）により再生された音響信号
をカウンタ（４）のＱｐ出力で例えばトランジスタ素子
等をスイッチング制御して適当な固定電位が供給される
よう継也制御しても、同様に機能する。また、カウンタ
（４）をシフトレジスタで構成しても良い事は明らかで
ある。
をカウンタ（４）のＱｐ出力で例えばトランジスタ素子
等をスイッチング制御して適当な固定電位が供給される
よう継也制御しても、同様に機能する。また、カウンタ
（４）をシフトレジスタで構成しても良い事は明らかで
ある。
このような構成であるから、本発明は無音声期間ＶＣ量
子化ノイズの発生しないＰＣＭ信号の再生が達成できる
。
子化ノイズの発生しないＰＣＭ信号の再生が達成できる
。
第１図は入力アナログ信号の変動が小さい場合のアナロ
グ・ディジタル変換回路の動作例を示すタイムチャート
図、第２図は本発明のＰＣＭ信号の再生回路のブロック
回路図である。 （１）・・・ディジタル・アナログ変換回路、（２Ｊ−
・・範囲検出回路、（３〕・・・分周回路、（４）・・
・カウンタ。 −一″ ″′ 量 −Ｎ ″′ ″′ 区（１，ＣＬ
（Ｌ Ｏり９ 機
グ・ディジタル変換回路の動作例を示すタイムチャート
図、第２図は本発明のＰＣＭ信号の再生回路のブロック
回路図である。 （１）・・・ディジタル・アナログ変換回路、（２Ｊ−
・・範囲検出回路、（３〕・・・分周回路、（４）・・
・カウンタ。 −一″ ″′ 量 −Ｎ ″′ ″′ 区（１，ＣＬ
（Ｌ Ｏり９ 機
Claims (3)
- （１）音響信号がタイムサンプリングされディジタル信
号に変換されたＰＣＭ信号をディジタル・アナログ変換
して音響信号を再生する回路において、 （ａ） 前記ＰＣＭ信号をアナログ変換に変換するデ
ィジタル・アナログ変換回路と。 （ロ）前記ＰＣＭ信号の鏑が所定範囲内にあるか否かを
検出する範囲検出回路と、 幹）前記ＰＣＭ信号が所定範囲内にあるとき。 前記範囲検出回路の出力に応じて第１クロツクな分周す
る分局回路と な備え、前記分周回路で分周される前記第１クロツクは
前記ＰＣＭ信号がディジタル・アナログ変換される周期
に対応したクロックであり、前記分周回路は前記第１ク
ロツクが所定個数計数されたとき分周を停止すると共に
前記ＰＣＭ信号が所定範囲内にないとき前記範囲検出回
路の出力に応じて細則値化され、前記分周回路の出力に
より前記ディジタル・オーディオ変換回路の出力信号を
制御して一子化ノイズを抑制することを特徴とするＰＣ
Ｍ信号の再生回路。 - （２）分局回路の出力によシディジタル・オーディオ変
換回路への入力信号を所定値に切換え制御してディジタ
ル・オーディオ変換回路の出力信号を制御する特許請求
の範囲第１項記戦のＰＣＭ信号の再生回１洛。 - （３）分周回路の出力によりディジタル・オーディオ変
換回路の出力信号を継電制御してディジタル・オーディ
オ変換回路の出力信号な制御する特Ｆｆｆ請求の範囲第
１項記載のＰＣＭ信号の再生回路。 （４〕 分周回路はリフトレジスタで構成される特許
請求の範囲第１項、第２項および第６項記載のＰＣＭ信
号の再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16476282A JPS5954014A (ja) | 1982-09-20 | 1982-09-20 | Ｐｃｍ信号の再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16476282A JPS5954014A (ja) | 1982-09-20 | 1982-09-20 | Ｐｃｍ信号の再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5954014A true JPS5954014A (ja) | 1984-03-28 |
Family
ID=15799437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16476282A Pending JPS5954014A (ja) | 1982-09-20 | 1982-09-20 | Ｐｃｍ信号の再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5954014A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6452168U (ja) * | 1987-09-28 | 1989-03-30 |
-
1982
- 1982-09-20 JP JP16476282A patent/JPS5954014A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6452168U (ja) * | 1987-09-28 | 1989-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509037A (en) | Enhanced delta modulation encoder | |
| JPH0131329B2 (ja) | ||
| JPS6016141B2 (ja) | 差分パルス符号信号エンコ−ダ | |
| JPH0357656B2 (ja) | ||
| US5043729A (en) | Decoder for delta-modulated code | |
| US5815104A (en) | Method and apparatus for digital to analog conversion | |
| US4811370A (en) | Digital muting circuit | |
| US5576709A (en) | Delay circuit using a digital memory | |
| KR880009474A (ko) | 자동 튜닝 위상 동기 루우프 fm검파 시스템 | |
| JPH1084281A (ja) | Ｄａ変換装置 | |
| JPS5945306B2 (ja) | デイジタル・アナログ変換装置 | |
| JPH0346824A (ja) | シグマ・デルタ・コンバータ | |
| US4864626A (en) | Voice modifier | |
| KR100196477B1 (ko) | A/d 변환기 | |
| JPH04129332A (ja) | 逐次比較型ａ／ｄ変換装置 | |
| JP2506862B2 (ja) | 適応形デルタ変調復号化装置 | |
| JP2989431B2 (ja) | 遅延回路 | |
| JP3608639B2 (ja) | データ変換装置およびこれを用いた音響装置 | |
| JPS6142895B2 (ja) | ||
| JPH0429258B2 (ja) | ||
| KR950006080Y1 (ko) | "1"비트 카운팅 회로 | |
| JPH0412653B2 (ja) | ||
| SU760132A1 (ru) | Устройство для воспроизведения функций | |
| JPH01151349A (ja) | Ｄｔｍｆ回路 | |
| JPS5840193B2 (ja) | 電子楽器 |