JPS5955656A - バス信号のチエツク方式 - Google Patents
バス信号のチエツク方式Info
- Publication number
- JPS5955656A JPS5955656A JP57166070A JP16607082A JPS5955656A JP S5955656 A JPS5955656 A JP S5955656A JP 57166070 A JP57166070 A JP 57166070A JP 16607082 A JP16607082 A JP 16607082A JP S5955656 A JPS5955656 A JP S5955656A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- circuit
- level
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明はバス信号のチェック方式、特にコモンバス方式
を採用したデータ処理システムにおける信号伝送系にお
いて、コモンバスの異常状態な簡単な回路を付加するこ
とによシ、容易に検出することができるようにしたバス
信号のチェック方式％式％ （２）技術の背景と問題点 第１図はコモンバス方式における一般的なシステム構成
を示す。図中、１は中央処理装置（ＣＰＵ）、２−１な
いし２−Ｍは入出力装置などのユニット、３はデータ・
バス、４はアドレス・バス、５はサービス・タイミング
信号線を表わす。
を採用したデータ処理システムにおける信号伝送系にお
いて、コモンバスの異常状態な簡単な回路を付加するこ
とによシ、容易に検出することができるようにしたバス
信号のチェック方式％式％ （２）技術の背景と問題点 第１図はコモンバス方式における一般的なシステム構成
を示す。図中、１は中央処理装置（ＣＰＵ）、２−１な
いし２−Ｍは入出力装置などのユニット、３はデータ・
バス、４はアドレス・バス、５はサービス・タイミング
信号線を表わす。
コモンバス方式においては、第１図に示す如く、例えば
中央処理装置１と各ユニット２−１〜２−Ｍとは、すべ
てワイヤド・オアによシ共通のバスに接続され、データ
・バス３、アドレス拳バス４、サービス・タイミング信
号線５などを共有して使用するようにされる。中央処理
装置１とユニット２−１〜２−Ｍとの間でデータの授受
を行う場合には、中央処理装置１から、例えば８本の信
号線からなるアドレス・バス４にアドレス信号ＡＤを出
力することによ多、ユニット２−１〜２−Ｍの１つを選
択し、サービス・タイミング信号ＳＶＯＩのタイミング
で、データやバス３を経由して、データの授受を行う。
中央処理装置１と各ユニット２−１〜２−Ｍとは、すべ
てワイヤド・オアによシ共通のバスに接続され、データ
・バス３、アドレス拳バス４、サービス・タイミング信
号線５などを共有して使用するようにされる。中央処理
装置１とユニット２−１〜２−Ｍとの間でデータの授受
を行う場合には、中央処理装置１から、例えば８本の信
号線からなるアドレス・バス４にアドレス信号ＡＤを出
力することによ多、ユニット２−１〜２−Ｍの１つを選
択し、サービス・タイミング信号ＳＶＯＩのタイミング
で、データやバス３を経由して、データの授受を行う。
バス信号は未使用状態においては、電圧レベルがＨレベ
ルとなっているが、もしあるユニットのバスドライバー
が異常で、常時Ｌレベルとなっていると、正常なユニッ
トとの送受信データに直接影暫し、正常なデータの授受
が不可能になる。
ルとなっているが、もしあるユニットのバスドライバー
が異常で、常時Ｌレベルとなっていると、正常なユニッ
トとの送受信データに直接影暫し、正常なデータの授受
が不可能になる。
しかし、従来、中央処理装置１または各ユニツ！）２−
１〜２−Ｍでは、バスの異常検出を行うことはできず、
そのため装置の誤動作を引起していた。コモンバス方式
におけるバスの異常は致命的な障害となるので、バスに
異常状態が生じたときは早期に検出する必要がある。
１〜２−Ｍでは、バスの異常検出を行うことはできず、
そのため装置の誤動作を引起していた。コモンバス方式
におけるバスの異常は致命的な障害となるので、バスに
異常状態が生じたときは早期に検出する必要がある。
（３）発明の目的と構成
本発明は上記問題点の解決を図シ、バスに簡単な回路を
付加することによυ、バスの異常状態を早期に検出でき
るようにし、システムの信頼度を向上させることを目的
としている。そのため、本発明は、例えば中央処理装置
がユニットを制御していないタイミングにバス信号の電
圧レベルな検定し、バス信号の良否を判定するようにし
たものである。すなわち、本発明のバス信号のチェック
方式は、コモンバス方式で接続された信号伝送系におい
て、バス信号の電圧レベルを検出するコンパレータ回路
と、バス使用中信号からバス未使用状態を検出するタイ
ミング回路と、該タイミング回路の出力に同期して上記
コンパレータ回路による検出結果を記憶する異常状態メ
モリ回路とをそなえ、バス未使用状態にてバス信号の電
圧レベル異常を検出するようにしたことを特徴としてい
る。
付加することによυ、バスの異常状態を早期に検出でき
るようにし、システムの信頼度を向上させることを目的
としている。そのため、本発明は、例えば中央処理装置
がユニットを制御していないタイミングにバス信号の電
圧レベルな検定し、バス信号の良否を判定するようにし
たものである。すなわち、本発明のバス信号のチェック
方式は、コモンバス方式で接続された信号伝送系におい
て、バス信号の電圧レベルを検出するコンパレータ回路
と、バス使用中信号からバス未使用状態を検出するタイ
ミング回路と、該タイミング回路の出力に同期して上記
コンパレータ回路による検出結果を記憶する異常状態メ
モリ回路とをそなえ、バス未使用状態にてバス信号の電
圧レベル異常を検出するようにしたことを特徴としてい
る。
以下、図面を参照しつつ実施例に従って説明する。
（４）発明の実施例
第２図は本発明の一実施例構成、第３図は第２図図示実
施例の動作を説明するタイム・チャートを示す。
施例の動作を説明するタイム・チャートを示す。
図中、符号工ないし５は第１図に対応し、１０−１ない
し１０−Ｍはアドレス一致回路、１１はバス信 号のチ
ェック回路、１２はフリップ会フロップ回路、１３は遅
延回路、１４はクロックパルス発生回路を表わす。また
、ＤＶＩ−１ないしＤＶＭ−Ｎは ３− バスドライバー、ＲＶＣｌないしＲＶＣＮはバスレシー
バ、ＲｖｌないしＲＶＮ、ＲｖＳハレヘル検出用コンパ
レータ、ＬＥＤ工ないしＬＥＤＮは発光ダイオードを表
わしている。
し１０−Ｍはアドレス一致回路、１１はバス信 号のチ
ェック回路、１２はフリップ会フロップ回路、１３は遅
延回路、１４はクロックパルス発生回路を表わす。また
、ＤＶＩ−１ないしＤＶＭ−Ｎは ３− バスドライバー、ＲＶＣｌないしＲＶＣＮはバスレシー
バ、ＲｖｌないしＲＶＮ、ＲｖＳハレヘル検出用コンパ
レータ、ＬＥＤ工ないしＬＥＤＮは発光ダイオードを表
わしている。
中央処理装置１は、データバス３−１〜３−Ｎを介して
、入出力装置である二ニツ）２−１〜２−Ｍとデータの
授受を行う。データバス３−１〜３−Ｎ１アドレスバス
４、サービスタイミング信号線５は、各ユニット２−１
ないし２−Ｍに対して共通になっており、中央処理装置
１からアドレスバス４に送出したアドレス信号ＡＤによ
って、ｗニット２−１〜２−Ｍの１つが選択されるよう
になっている。この選択は、各ユニット２−１〜２−Ｍ
が保持するアドレス一致回路１０−１〜１０−Ｍが行う
。バスドライバーＤＶＩ−１〜ＤＶＭ−Ｎは、例えばオ
ープンコレクタゲートで構成され、アドレス一致回路１
０−１〜１０−Ｍによって選択されない場合には、オフ
状態となる。すなわち、未使用状態においては、バス信
号の電圧レベルは、正常であればＨレベルとなる。アド
レス一致回路１０−１〜４− １０−Ｍによって、ユニット２−１〜２−Ｍの１つが選
択され、サービス９タイミング信号５ＶＯＩが送出され
ると、選択されたユニットからのデータ信号Ｄ１〜ＤＮ
の送出が可能になり、中央処理装置１のバスレシーバＲ
ＶＣＩ〜ＲＶＣＮに受信される。
、入出力装置である二ニツ）２−１〜２−Ｍとデータの
授受を行う。データバス３−１〜３−Ｎ１アドレスバス
４、サービスタイミング信号線５は、各ユニット２−１
ないし２−Ｍに対して共通になっており、中央処理装置
１からアドレスバス４に送出したアドレス信号ＡＤによ
って、ｗニット２−１〜２−Ｍの１つが選択されるよう
になっている。この選択は、各ユニット２−１〜２−Ｍ
が保持するアドレス一致回路１０−１〜１０−Ｍが行う
。バスドライバーＤＶＩ−１〜ＤＶＭ−Ｎは、例えばオ
ープンコレクタゲートで構成され、アドレス一致回路１
０−１〜１０−Ｍによって選択されない場合には、オフ
状態となる。すなわち、未使用状態においては、バス信
号の電圧レベルは、正常であればＨレベルとなる。アド
レス一致回路１０−１〜４− １０−Ｍによって、ユニット２−１〜２−Ｍの１つが選
択され、サービス９タイミング信号５ＶＯＩが送出され
ると、選択されたユニットからのデータ信号Ｄ１〜ＤＮ
の送出が可能になり、中央処理装置１のバスレシーバＲ
ＶＣＩ〜ＲＶＣＮに受信される。
しかし、もしバスドライバーＤＶＩ−１〜ＤＶＭ−Ｎの
どれかが異常になれば、そのバスドライバーが、他のユ
ニットに属するものであっても、そこへ電流が流入し、
そのバスドライバーによってドライ、ブされるバス信号
の電圧レベルが常にＬレベルとなって、正しいデータの
転送が行われないこととなる。
どれかが異常になれば、そのバスドライバーが、他のユ
ニットに属するものであっても、そこへ電流が流入し、
そのバスドライバーによってドライ、ブされるバス信号
の電圧レベルが常にＬレベルとなって、正しいデータの
転送が行われないこととなる。
チェック回路１１は、このような異常状態を検出するも
のである。レベル検出用コンパレータＲＶＳは、サービ
ス・タイミング信号５ＶＯＩの電圧レベル変化を検出し
て、遅延回路１３で所定の時間だけ遅延させた後、ワン
ショット・トリガ回路によるり四ツクパルス発生回路１
４によって、スリップ・フロップ回路１２にクロックパ
ルスを与える。フリップ’７０ツブ回路１２は、例えば
Ｄ形の７リツプ・フ四ツブで構成され、各データバス３
−１〜３−Ｎに異常があった場合に、その異常状態を記
憶するものである。各データバス３−１〜３−Ｎノ！圧
レベルは、レベル検出用コンパレータＲＶＩ−ＲＶＮを
経由して１．クロックパルス発生回路１４からのクロッ
クパルスに同期して、７リツブ・フロップ回路１２をセ
ットまたはリセットさせる。各データバス３−１〜３−
Ｎの電圧レベルは、未使用状態においては、Ｈレベルに
なっていなければならないが、もし異常が生じて常時Ｌ
レベルになったとすると、その異常となったデータバス
３−１〜３−Ｎに関連づけられた発光ダイオードＬＥＤ
１〜ＬＥＤＮが点灯して、異常状態を表示することとな
る。なお、このとき、中央処理装置１に異常検出の割込
みをかけるようにしてもよい。
のである。レベル検出用コンパレータＲＶＳは、サービ
ス・タイミング信号５ＶＯＩの電圧レベル変化を検出し
て、遅延回路１３で所定の時間だけ遅延させた後、ワン
ショット・トリガ回路によるり四ツクパルス発生回路１
４によって、スリップ・フロップ回路１２にクロックパ
ルスを与える。フリップ’７０ツブ回路１２は、例えば
Ｄ形の７リツプ・フ四ツブで構成され、各データバス３
−１〜３−Ｎに異常があった場合に、その異常状態を記
憶するものである。各データバス３−１〜３−Ｎノ！圧
レベルは、レベル検出用コンパレータＲＶＩ−ＲＶＮを
経由して１．クロックパルス発生回路１４からのクロッ
クパルスに同期して、７リツブ・フロップ回路１２をセ
ットまたはリセットさせる。各データバス３−１〜３−
Ｎの電圧レベルは、未使用状態においては、Ｈレベルに
なっていなければならないが、もし異常が生じて常時Ｌ
レベルになったとすると、その異常となったデータバス
３−１〜３−Ｎに関連づけられた発光ダイオードＬＥＤ
１〜ＬＥＤＮが点灯して、異常状態を表示することとな
る。なお、このとき、中央処理装置１に異常検出の割込
みをかけるようにしてもよい。
次に第３図を参照して異常検出時の動作を詳述する。第
３図（４）は正常時の動作を示すタイムチャートである
。サービス・タイミング信号５ＶＯＩがＨレベルのとき
は、データ・バス３−１〜３−Ｎは未使用状態にある。
３図（４）は正常時の動作を示すタイムチャートである
。サービス・タイミング信号５ＶＯＩがＨレベルのとき
は、データ・バス３−１〜３−Ｎは未使用状態にある。
サービス・タイミング信号５ＶＯＩがＬレベルとなった
とき、データ信号Ｄ１〜ＤＮは有効となυ、データの転
送が行われる。
とき、データ信号Ｄ１〜ＤＮは有効となυ、データの転
送が行われる。
サービス・タイミング信号５ＶＯＩがＨレベルとなって
、データ・バス３−１〜３−Ｎが未使用状態になれば、
データ信号Ｄ１〜ＤＮはすべてＨレベルに戻ることにな
る。
、データ・バス３−１〜３−Ｎが未使用状態になれば、
データ信号Ｄ１〜ＤＮはすべてＨレベルに戻ることにな
る。
第３図ＣＢ）は、データ・バス３−１のデータ信号Ｄ１
が異常になった場合を示している。サービス・タイミン
グ信号５ＶＯＩがＬレベルからＨレベルに戻り、しばら
くしても、データ信号の電圧レベルがＬレベルのままで
あれば、データ・バスに異常が生じたと考えられる。サ
ービス・タイミング信号がＬレベルからＨレベルになる
と、第２図図示レベル検出用コンパレータＲＶＳは、そ
れを検出して、遅延回路１３によって、第３図に示す所
定の時間Ｔだけ遅延させた後、クロックパルス発生回路
１４にトリガな与える。クロックパルス発生回路１４は
、第３図の）に信号すとして図示する如く、クロックパ
ルスを発生し、フリップ・フロップ回路１２に出力する
。クリップ・フロップ回路１２は、このクロックパルス
によって、レベル検出用コンパレータＲＶＩ〜ＲＶＮの
出力を取シ込んで記憶するが、データ・バス３−１はＬ
レベルのままであるので、発光ダイオードＬＥＤｌを点
灯させることとなる。
が異常になった場合を示している。サービス・タイミン
グ信号５ＶＯＩがＬレベルからＨレベルに戻り、しばら
くしても、データ信号の電圧レベルがＬレベルのままで
あれば、データ・バスに異常が生じたと考えられる。サ
ービス・タイミング信号がＬレベルからＨレベルになる
と、第２図図示レベル検出用コンパレータＲＶＳは、そ
れを検出して、遅延回路１３によって、第３図に示す所
定の時間Ｔだけ遅延させた後、クロックパルス発生回路
１４にトリガな与える。クロックパルス発生回路１４は
、第３図の）に信号すとして図示する如く、クロックパ
ルスを発生し、フリップ・フロップ回路１２に出力する
。クリップ・フロップ回路１２は、このクロックパルス
によって、レベル検出用コンパレータＲＶＩ〜ＲＶＮの
出力を取シ込んで記憶するが、データ・バス３−１はＬ
レベルのままであるので、発光ダイオードＬＥＤｌを点
灯させることとなる。
（５）発明の詳細
な説明した如く本発明によれば、コモンバスに簡単なチ
ェック回路を付加することにより、コモンバスの異常状
態を容易に検出することができるようになシ、装置の保
守性が向上し、システムの信頼を向上させることができ
るようになる。
ェック回路を付加することにより、コモンバスの異常状
態を容易に検出することができるようになシ、装置の保
守性が向上し、システムの信頼を向上させることができ
るようになる。
第１図はコモンバス方式における一般的なシステム構成
、第２図は本発明の一実施例構成、第３図は第２図図示
実施例の動作を説明するタイムチャートを示す。 図中、１は中央処理装置、２−１〜２−Ｍはユニッ）、
３−１〜３−Ｎはデータ拳バス、４はアドレス・バス、
５はサービス・タイミング信号線、１１はチェック回路
、１２はフリップ・７０ツブ回路、１３は遅延回路、１
４はクロックパルス発生回路を表わす。 □ 特許出願人 富士通株式会社 代理人 弁理士 第３図 （△）工学時 ｔＢ１畳学峙 ＄業椎獣 手続補正書（方式） ％式％ １、事件の表示 昭和５７年特許願第１６６０７０号２
、発明の名称 バス信号のチェック方式３、補正をする
者 事件との関係 特許出願人 住 所神奈用県用崎市中原区上小田中１０１５番地氏
名（５２２） 富士通株式会社 代表者山本卓眞 ４、代理人 発送日 昭和５８年２月２２日 補正の内容 図面第３図を別紙のように補正する。 以上 第 ３ 回 （Ａ） ＣＢ） Ｌε” ＯＦＦ
、第２図は本発明の一実施例構成、第３図は第２図図示
実施例の動作を説明するタイムチャートを示す。 図中、１は中央処理装置、２−１〜２−Ｍはユニッ）、
３−１〜３−Ｎはデータ拳バス、４はアドレス・バス、
５はサービス・タイミング信号線、１１はチェック回路
、１２はフリップ・７０ツブ回路、１３は遅延回路、１
４はクロックパルス発生回路を表わす。 □ 特許出願人 富士通株式会社 代理人 弁理士 第３図 （△）工学時 ｔＢ１畳学峙 ＄業椎獣 手続補正書（方式） ％式％ １、事件の表示 昭和５７年特許願第１６６０７０号２
、発明の名称 バス信号のチェック方式３、補正をする
者 事件との関係 特許出願人 住 所神奈用県用崎市中原区上小田中１０１５番地氏
名（５２２） 富士通株式会社 代表者山本卓眞 ４、代理人 発送日 昭和５８年２月２２日 補正の内容 図面第３図を別紙のように補正する。 以上 第 ３ 回 （Ａ） ＣＢ） Ｌε” ＯＦＦ
Claims (1)
- コモンバス方式で接続された信号伝送系においテ、ハス
信号の電圧レベルを検出するコンパレータ回路と、バス
使用中信号からバス未使用状態を検出するタイミング回
路と、該タイミング回路の出力に同期して上記コンパレ
ータ回路による検出結果を記憶する異常状態メモリ回路
とをそなえ、バス未使用状態にてバス信号の電圧レベル
異常を検出するようにしたことを特徴とするバス信号の
チェック方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57166070A JPS5955656A (ja) | 1982-09-24 | 1982-09-24 | バス信号のチエツク方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57166070A JPS5955656A (ja) | 1982-09-24 | 1982-09-24 | バス信号のチエツク方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5955656A true JPS5955656A (ja) | 1984-03-30 |
Family
ID=15824415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57166070A Pending JPS5955656A (ja) | 1982-09-24 | 1982-09-24 | バス信号のチエツク方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5955656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200444A (ja) * | 1986-02-28 | 1987-09-04 | Nec Corp | バス診断回路 |
-
1982
- 1982-09-24 JP JP57166070A patent/JPS5955656A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200444A (ja) * | 1986-02-28 | 1987-09-04 | Nec Corp | バス診断回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4438494A (en) | Apparatus of fault-handling in a multiprocessing system | |
| US5418937A (en) | Master-slave type multi-processing system with multicast and fault detection operations having improved reliability | |
| JPH01293450A (ja) | 障害装置特定システム | |
| US3833798A (en) | Data processing systems having multiplexed system units | |
| EP0194673B1 (en) | Multiplex transmission system | |
| US20040078732A1 (en) | SMP computer system having a distributed error reporting structure | |
| US5954825A (en) | Method for isolating faults on a clocked synchronous bus | |
| US5421002A (en) | Method for switching between redundant buses in a distributed processing system | |
| KR100293950B1 (ko) | 주변소자 내부연결 버스 모니터를 이용한 장애 감지 장치 및 방법 | |
| JPS5955656A (ja) | バス信号のチエツク方式 | |
| US7243257B2 (en) | Computer system for preventing inter-node fault propagation | |
| JPS6327741B2 (ja) | ||
| KR0176085B1 (ko) | 병렬처리 컴퓨터 시스템에서의 프로세서 노드 및 노드연결망의 에러 검출방법 | |
| KR930002856B1 (ko) | 다중처리기 시스템에서의 고장진단장치 | |
| SU959086A1 (ru) | Устройство дл диагностики двухмашинного вычислительного комплекса | |
| JPH08339335A (ja) | 冗長系切替監視制御装置 | |
| JPS5856140B2 (ja) | エラ−検出制御方式 | |
| JPH04287256A (ja) | 出力バッファ障害検出方式 | |
| KR0175468B1 (ko) | 이중 시스템 버스 정합 장치 | |
| JPH10117193A (ja) | データ伝送システム | |
| KR920007140B1 (ko) | 전자교환기 신호단말 유지보수 장치의 데이터 송신버스 감시회로 | |
| Leung | On-line fault identification in multistage interconnection networks | |
| JPS58107932A (ja) | 共通バス障害チエツク方式 | |
| JP2658813B2 (ja) | 入出力チャネル障害復旧装置 | |
| JPS6227814A (ja) | 故障検出回路 |