JPS5956746A - 半導体パツケ−ジ - Google Patents
半導体パツケ−ジInfo
- Publication number
- JPS5956746A JPS5956746A JP57166994A JP16699482A JPS5956746A JP S5956746 A JPS5956746 A JP S5956746A JP 57166994 A JP57166994 A JP 57166994A JP 16699482 A JP16699482 A JP 16699482A JP S5956746 A JPS5956746 A JP S5956746A
- Authority
- JP
- Japan
- Prior art keywords
- conductive substrate
- thermally conductive
- semiconductor
- semiconductor element
- insulating frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/20—Conductive package substrates serving as an interconnection, e.g. metal plates
- H10W70/24—Conductive package substrates serving as an interconnection, e.g. metal plates characterised by materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体パッケージの改良に関するものである。
近時、情報処理装置の高性能化、晶速度化に伴プｊい、
それを構成する半導体素子も高密度、高集積化か急激に
進んでいる。そのため半導体素子の単位■■１積、単位
体積あたりの発熱鄭が増大し、半導体素子を正常に、か
つ安定に作動させるためにはその熱をいかに効率的に除
去するかが課題となっている。
それを構成する半導体素子も高密度、高集積化か急激に
進んでいる。そのため半導体素子の単位■■１積、単位
体積あたりの発熱鄭が増大し、半導体素子を正常に、か
つ安定に作動させるためにはその熱をいかに効率的に除
去するかが課題となっている。
従来、半導体素子の発生する熱の除去方法としては、半
導体素子を、銅（Ｕｕ ）等の良熱伝導性材料から成る
基体にセラミック等の絶縁材料から成る枠体を取着した
横進の半導体パッケージに収納し、半導体素子から発生
される熱を熱伝導性基 ・体に吸収させるととも
に該吸収した熱を大気中に放出すること名こより行なっ
ている。
導体素子を、銅（Ｕｕ ）等の良熱伝導性材料から成る
基体にセラミック等の絶縁材料から成る枠体を取着した
横進の半導体パッケージに収納し、半導体素子から発生
される熱を熱伝導性基 ・体に吸収させるととも
に該吸収した熱を大気中に放出すること名こより行なっ
ている。
しかし乍ら、この従来の半心体ノ（ツケージは熱伝導性
〃、体と絶縁性枠体の熱膨張係数の差に起因して、半導
体パッケージに半導体素子の熱か印加された場合、熱伝
導性基体か絶縁性枠体より太き←膨張し、その結果、該
熱膨張差に伴なう応力によって絶縁性枠体にクラックや
欠は等を発生してしまうという欠点を有していた。その
Ｊこめ従来σ）半導体パッケージでは収納している半導
体素子の気密が容易に破れ、半導体素子を長期間にわ１
こり正包にかつ安定に作動させることかできなかった。
〃、体と絶縁性枠体の熱膨張係数の差に起因して、半導
体パッケージに半導体素子の熱か印加された場合、熱伝
導性基体か絶縁性枠体より太き←膨張し、その結果、該
熱膨張差に伴なう応力によって絶縁性枠体にクラックや
欠は等を発生してしまうという欠点を有していた。その
Ｊこめ従来σ）半導体パッケージでは収納している半導
体素子の気密が容易に破れ、半導体素子を長期間にわ１
こり正包にかつ安定に作動させることかできなかった。
本発明は上記欠点に鑑み案出されたもので、その目的は
半６４オ、素子から発生される熱を良好に吸収除去する
とともに絶縁性枠体の熱膨張差に起因する応力によるク
ラックや欠は等の発生を皆伝として収納する半導体素子
を長期間にわたり正包に、かつ安定に作動させることの
できる半導体パッケージを提供することにある。
半６４オ、素子から発生される熱を良好に吸収除去する
とともに絶縁性枠体の熱膨張差に起因する応力によるク
ラックや欠は等の発生を皆伝として収納する半導体素子
を長期間にわたり正包に、かつ安定に作動させることの
できる半導体パッケージを提供することにある。
本発明は熱伝導性基体上に絶縁性枠体を取着して成る半
心体パツう一−ジにおいて、前記熱伝導性基体をｆ１９
１５〜３Ｑｗｔ％とタングステン７０〜９５ｗｔ％を有
する合金により形成したことを特徴とするものである。
心体パツう一−ジにおいて、前記熱伝導性基体をｆ１９
１５〜３Ｑｗｔ％とタングステン７０〜９５ｗｔ％を有
する合金により形成したことを特徴とするものである。
以−ト、本発明を添付図面に示す実施例に基づき訂、細
に説明する。
に説明する。
１は熱伝導性基体であり、その十面中火部に半導体素子
３か、また外周部に前記半導体素子３を囲続するように
絶縁性枠体２かそれぞれ樹脂、半円等の接名材を介しＩ
！／、るさノ１ている。
３か、また外周部に前記半導体素子３を囲続するように
絶縁性枠体２かそれぞれ樹脂、半円等の接名材を介しＩ
！／、るさノ１ている。
？￥１ｊ記熱仏心伯、基体１は蛙ｊ−タンクステン合会
から成り、そＱＮ熱膨張係数は５４５〜８．０Ｘ１０”
１０Ｃｏ４囲である。ま１こ前記絶縁性枠体２は例えは
アルミナ（Ａｒ１（Ｊ３ ） ％のセラミックにより形
成され、そ” ｋ’ｌ ｋ張係数は６．０〜７．５ Ｘ
１０−” ／’Ｃの範囲である。熱仏尋性人ζ体１の
合金組成は絶縁性枠体２の１料に応じて、その熱膨張係
数に近似する熱膨張係数となるように決定されるべきで
ある。これにより、半趣体累子３の熱か印加されても熱
伝導性基体１と絶縁性枠体２との接合部には熱膨張係数
の差による応力σ）発生か九ヶ消される。
から成り、そＱＮ熱膨張係数は５４５〜８．０Ｘ１０”
１０Ｃｏ４囲である。ま１こ前記絶縁性枠体２は例えは
アルミナ（Ａｒ１（Ｊ３ ） ％のセラミックにより形
成され、そ” ｋ’ｌ ｋ張係数は６．０〜７．５ Ｘ
１０−” ／’Ｃの範囲である。熱仏尋性人ζ体１の
合金組成は絶縁性枠体２の１料に応じて、その熱膨張係
数に近似する熱膨張係数となるように決定されるべきで
ある。これにより、半趣体累子３の熱か印加されても熱
伝導性基体１と絶縁性枠体２との接合部には熱膨張係数
の差による応力σ）発生か九ヶ消される。
前記熱伝導性基体１は高熱伝導率を有しており。
半導体素子３から発生さ引］る熱を直接伝導吸収すると
ともに該吸収した熱を大気中に放出する作用を・ろす。
ともに該吸収した熱を大気中に放出する作用を・ろす。
前記熱伝導性基体１に用いる銅−タングステン合金の組
成は鉢４５〜３Ｑｗｔ％とタングステン７０〜９５ｗＬ
％を有するように設定され、タングステン粉末（約１０
７１）を１０００１＜ｐ／ ｃｍ”の圧力で加比成形し
、これを還元雰囲気中、約２３００℃の温度で焼成する
ことによって得た多孔質のタングステン焼結体に、約１
１００℃の温度て加熱熔融さぜた銅を前記タングステン
焼結体Ｑ）多孔部分に毛管現象を利用して含浸さぜるこ
とによって形成される。
成は鉢４５〜３Ｑｗｔ％とタングステン７０〜９５ｗＬ
％を有するように設定され、タングステン粉末（約１０
７１）を１０００１＜ｐ／ ｃｍ”の圧力で加比成形し
、これを還元雰囲気中、約２３００℃の温度で焼成する
ことによって得た多孔質のタングステン焼結体に、約１
１００℃の温度て加熱熔融さぜた銅を前記タングステン
焼結体Ｑ）多孔部分に毛管現象を利用して含浸さぜるこ
とによって形成される。
前記熱伝導性基体】の上面外周部に取名されている絶縁
性枠体２の内部にはモリブデン（ＭＯ）、タングステン
（〜′）等の金属から成るＳ電層４か形成されており、
該尋電層４は半導体素子３の電極を外部リード端子５に
接続する作用を為し、その一端に外部リード端子５が、
また他端に半導体素子３の電極に接続されたワイヤ６か
取着されている。
性枠体２の内部にはモリブデン（ＭＯ）、タングステン
（〜′）等の金属から成るＳ電層４か形成されており、
該尋電層４は半導体素子３の電極を外部リード端子５に
接続する作用を為し、その一端に外部リード端子５が、
また他端に半導体素子３の電極に接続されたワイヤ６か
取着されている。
また前記絶縁性枠体２の上部には蓋体７がガラス、樹脂
等の接着材を介し取論されており、これにより半導体パ
ッケージの内部か完全に気密に封止される。
等の接着材を介し取論されており、これにより半導体パ
ッケージの内部か完全に気密に封止される。
かくして、本発明の半導体パッケージによれは、内部に
収納した半導体素子を作動させた場鍾該半得体素子から
発生される熱は熱伝導性基体に吸収されるとともに大気
中に放出され、半導体素子自身を高温として熱破壊させ
たり、特性に熱変化を与え誤動作させたりすることがな
く、また同時に、熱伝導性基体と絶縁性枠体との熱膨張
係数か近似しているため両者の熱膨張差に起因する応力
によって絶縁性枠体にクラックや欠は等を発生すること
もなく、半導体素子の気密を長Ｊυ］間にわたり保持す
ることができる。これによって半導体素子を長期間にｔ
＋たり正常にかつ安定に作Ｊｕｊさぜることか”Ｊ能と
ＩＡる。
収納した半導体素子を作動させた場鍾該半得体素子から
発生される熱は熱伝導性基体に吸収されるとともに大気
中に放出され、半導体素子自身を高温として熱破壊させ
たり、特性に熱変化を与え誤動作させたりすることがな
く、また同時に、熱伝導性基体と絶縁性枠体との熱膨張
係数か近似しているため両者の熱膨張差に起因する応力
によって絶縁性枠体にクラックや欠は等を発生すること
もなく、半導体素子の気密を長Ｊυ］間にわたり保持す
ることができる。これによって半導体素子を長期間にｔ
＋たり正常にかつ安定に作Ｊｕｊさぜることか”Ｊ能と
ＩＡる。
次に本発明の作用効果を実鮪例に基づき説明する。
実施例
図に示す半導体パッケージにおいて熱伝導性基体として
下表に示す組成のものを、また絶縁性枠体としてアルミ
ナセラミック（熱膨張係数６．８×１０’／６ｃ／）を
用いたものをそれぞれ２０個準備し、次に内部に収納し
た半導体素子を常温から１５０００に昇降温させ、これ
を１０サイクルくり返した後、半掛体パッケージの気密
性をヘリウムリークディテクターにより測定し、気密が
破れたものの数を調べた。
下表に示す組成のものを、また絶縁性枠体としてアルミ
ナセラミック（熱膨張係数６．８×１０’／６ｃ／）を
用いたものをそれぞれ２０個準備し、次に内部に収納し
た半導体素子を常温から１５０００に昇降温させ、これ
を１０サイクルくり返した後、半掛体パッケージの気密
性をヘリウムリークディテクターにより測定し、気密が
破れたものの数を調べた。
本釦明によれは上記実験結果からも判るように半稈体パ
ッケージの熱伝沿、性へ体を特定の鈴ｊ−タンクステン
合金て形成したことにより、従来の釦］から成るものに
比し、その気密性の不良率を８０％以上から３０％以下
にすて大幅に低減することか１」能となり、半導体素子
の気密性が大きく改良される。
ッケージの熱伝沿、性へ体を特定の鈴ｊ−タンクステン
合金て形成したことにより、従来の釦］から成るものに
比し、その気密性の不良率を８０％以上から３０％以下
にすて大幅に低減することか１」能となり、半導体素子
の気密性が大きく改良される。
また不発１すｊの半導体パッケージにおける熱伝導性基
体は含有する銅の釦か５ｗｔ％以下では熱伝醇率が小さ
く、半導体素子から発生される熱を良好に吸収除去てき
す、また５ｗＬ％以下、３０ ｗｔ％す、上では熱膨張
係数か絶縁性枠体のものと大きく相違し、半導体素子の
気密を保持することかできない。
体は含有する銅の釦か５ｗｔ％以下では熱伝醇率が小さ
く、半導体素子から発生される熱を良好に吸収除去てき
す、また５ｗＬ％以下、３０ ｗｔ％す、上では熱膨張
係数か絶縁性枠体のものと大きく相違し、半導体素子の
気密を保持することかできない。
したがって、熱伝導性基体０）銅の含有Ｌｒ′は５〜３
０１Ｌ％の範囲に規定される。
０１Ｌ％の範囲に規定される。
本発明は上述の実施例、実数例に限定されるものでｆ、
ｒ ＜ 、例え（ｊ熱伝導性基体０）欽−タングステン
合金に第三成分を添加すること等−１本発明の要旨を逸
脱しない範囲であれは種々の変更は可能である。
ｒ ＜ 、例え（ｊ熱伝導性基体０）欽−タングステン
合金に第三成分を添加すること等−１本発明の要旨を逸
脱しない範囲であれは種々の変更は可能である。
図は本発明の半導体パッケージの一実施例を示す１１１
１図である。 １・・・熱伝導性基体、２・・・絶縁性枠体物許出願人
京都セラミック株式会社 代表者稲盛和夫
１図である。 １・・・熱伝導性基体、２・・・絶縁性枠体物許出願人
京都セラミック株式会社 代表者稲盛和夫
Claims (1)
- 熱伝導性基体上に絶縁性枠体を取着して成る半導体パッ
ケージにおいて、前記熱伝導性基体を銅５〜３Ｑｗｔ％
とタングステン７０〜９５ ｗｔ％とを有する合金をこ
より形成したことを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57166994A JPS5956746A (ja) | 1982-09-24 | 1982-09-24 | 半導体パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57166994A JPS5956746A (ja) | 1982-09-24 | 1982-09-24 | 半導体パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5956746A true JPS5956746A (ja) | 1984-04-02 |
Family
ID=15841409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57166994A Pending JPS5956746A (ja) | 1982-09-24 | 1982-09-24 | 半導体パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5956746A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0472639U (ja) * | 1990-10-31 | 1992-06-26 |
-
1982
- 1982-09-24 JP JP57166994A patent/JPS5956746A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0472639U (ja) * | 1990-10-31 | 1992-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4622433A (en) | Ceramic package system using low temperature sealing glasses | |
| US6261867B1 (en) | Method of making a package for microelectronic devices using iron oxide as a bonding agent | |
| US4784974A (en) | Method of making a hermetically sealed semiconductor casing | |
| US2961350A (en) | Glass coating of circuit elements | |
| US3381080A (en) | Hermetically sealed semiconductor device | |
| JPS61176142A (ja) | 基板構造体 | |
| JPS6119118B2 (ja) | ||
| US5977627A (en) | Packaging construction for very large scale integrated-circuit chips | |
| JPH0337308B2 (ja) | ||
| EP0100817A2 (en) | A hermetically sealed casing of an electrical device and process of manufacturing | |
| JPS5961948A (ja) | 半導体パツケ−ジ | |
| JPH0431187B2 (ja) | ||
| US4161746A (en) | Glass sealed diode | |
| JPS62217643A (ja) | 混成集積回路素子収納用パツケ−ジ | |
| JPS5851424B2 (ja) | 半導体装置 | |
| JPH04145648A (ja) | 半導体装置及び半導体チップのパッケージング方法 | |
| JPS63124553A (ja) | 半導体装置用セラミツク基板 | |
| JP2551141B2 (ja) | 半導体装置の製造方法 | |
| JPS62285456A (ja) | ガラス封止型半導体装置用リ−ドフレ−ム | |
| JPH04233255A (ja) | 強誘電体装置パッケージ技術 | |
| JPS58102532A (ja) | 半導体装置 | |
| JPS637655A (ja) | 半導体用気密封止金属パッケージの製造方法 | |
| JPS638621B2 (ja) | ||
| JPH0353780B2 (ja) | ||
| JPS58176957A (ja) | ガラスモ−ルド型半導体装置 |