JPS5961948A - 半導体パツケ−ジ - Google Patents
半導体パツケ−ジInfo
- Publication number
- JPS5961948A JPS5961948A JP57173770A JP17377082A JPS5961948A JP S5961948 A JPS5961948 A JP S5961948A JP 57173770 A JP57173770 A JP 57173770A JP 17377082 A JP17377082 A JP 17377082A JP S5961948 A JPS5961948 A JP S5961948A
- Authority
- JP
- Japan
- Prior art keywords
- insulating frame
- copper
- molybdenum
- thermal conductive
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/20—Conductive package substrates serving as an interconnection, e.g. metal plates
- H10W70/24—Conductive package substrates serving as an interconnection, e.g. metal plates characterised by materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体パッケージの改良に関するものである
。
。
近時、情報処理装置の高性能化、高速度化に伴い、それ
を構成する半導体素子も高密度、高築積化が急激に進ん
でいる。そのため半導体素子の単位面積、中位体稍あた
りの発熱量が増大し、半導体素子を正常に、かつ安定に
作動さセるためにはその熱をいかに効率的に除去するか
が課独となっている。
を構成する半導体素子も高密度、高築積化が急激に進ん
でいる。そのため半導体素子の単位面積、中位体稍あた
りの発熱量が増大し、半導体素子を正常に、かつ安定に
作動さセるためにはその熱をいかに効率的に除去するか
が課独となっている。
従来、半導体素子の発生する熱の除去方法としては、半
導体素子を、銅（’ Ｃ１１）等の良熱伝導性材料から
成る基体にセラミック等の絶縁月料から成る枠体を取着
した構造の半導体パッケージに収納し、半導体素子から
発生される熱を熱伝導性基体に吸収させるとともに該吸
収した熱を大気中に放出することによりおこなっている
。
導体素子を、銅（’ Ｃ１１）等の良熱伝導性材料から
成る基体にセラミック等の絶縁月料から成る枠体を取着
した構造の半導体パッケージに収納し、半導体素子から
発生される熱を熱伝導性基体に吸収させるとともに該吸
収した熱を大気中に放出することによりおこなっている
。
しかしながら、この従来の半導体パッケージは熱伝導性
基体と絶縁性枠体との熱膨張係数の差に起因して、半導
体パッケージに半導体素子の熱が印加された場合、熱伝
導性基体が絶縁性枠体より大きく膨張し、その結果、該
熱膨張差に伴う応力によって絶縁性枠体にクラックや欠
は等を発生してしまうという欠点を有していた。そのた
め従来の半導体パッケージでは収納している半導体素子
の気密が容易に破れ、半導体素子を長期間にわたり正常
にかつ安定に作動させるこができなかった。
基体と絶縁性枠体との熱膨張係数の差に起因して、半導
体パッケージに半導体素子の熱が印加された場合、熱伝
導性基体が絶縁性枠体より大きく膨張し、その結果、該
熱膨張差に伴う応力によって絶縁性枠体にクラックや欠
は等を発生してしまうという欠点を有していた。そのた
め従来の半導体パッケージでは収納している半導体素子
の気密が容易に破れ、半導体素子を長期間にわたり正常
にかつ安定に作動させるこができなかった。
本発明は」二記欠点に鑑み案出されたもので、その目的
は半導体素子から発生される熱を良好に吸収除去すると
ともに絶縁性枠体の熱膨張差に起因する応力によるクラ
ンクや欠＋−１等の発生を皆無として収納する半７η体
素子を長期間にわたり正常に、かつ安定に作動さ−ｌる
ことのできる半導体ハノケージを提供するごとにある。
は半導体素子から発生される熱を良好に吸収除去すると
ともに絶縁性枠体の熱膨張差に起因する応力によるクラ
ンクや欠＋−１等の発生を皆無として収納する半７η体
素子を長期間にわたり正常に、かつ安定に作動さ−ｌる
ことのできる半導体ハノケージを提供するごとにある。
本発明は；：ｐＨ伝導性基体上に絶縁性枠体を取着して
成る′−１θＩ体パッケージにおいて、前記ｆ：ハ伝導
性基体を銅５乃至３ｏ ｗ ｔ％とモリブデン７０乃至
９５ｗｔ％を有する合金により形成したことを特徴とす
るものである。
成る′−１θＩ体パッケージにおいて、前記ｆ：ハ伝導
性基体を銅５乃至３ｏ ｗ ｔ％とモリブデン７０乃至
９５ｗｔ％を有する合金により形成したことを特徴とす
るものである。
以下９本発明を添付図面に示す実施例に基づき詳細に説
明する。
明する。
１は熱伝導性基体であり、その」二面中央部に半導体素
子３が、また外周部に前記半導体素子３を囲繞するよう
に絶縁性枠体２がそれぞれ樹脂、半田等の接着材を介し
取着されている。
子３が、また外周部に前記半導体素子３を囲繞するよう
に絶縁性枠体２がそれぞれ樹脂、半田等の接着材を介し
取着されている。
前記熱伝導性基体１は銅−モリブデン合金から成り、そ
の熱膨張係数は５．５乃至９．０Ｘ１０／Ｃの範囲であ
る。
の熱膨張係数は５．５乃至９．０Ｘ１０／Ｃの範囲であ
る。
また、前記絶縁性枠体２は例えばアルミナ（Δ１２０３
）等のセラミックにより１５成され、その！“ハ膨張係
数は６．０乃至７． ５ Ｘ １０／’Ｃの範囲である
。
）等のセラミックにより１５成され、その！“ハ膨張係
数は６．０乃至７． ５ Ｘ １０／’Ｃの範囲である
。
熱伝導性基体１の合金組成は絶縁イ（１枠体２の月１’
１に応してその熱膨張係数に近似する熱膨張係数となる
ように決定されるべきである。これにより、半導体素子
３の熱が印加されても熱伝導性基体１と絶縁性枠体２と
の接合部には熱膨張係数の差による応力の発生が解消さ
れる。
１に応してその熱膨張係数に近似する熱膨張係数となる
ように決定されるべきである。これにより、半導体素子
３の熱が印加されても熱伝導性基体１と絶縁性枠体２と
の接合部には熱膨張係数の差による応力の発生が解消さ
れる。
前記熱伝導性基体１は高熱伝導率を有しており。
半導体素子３から発生される熱を直接伝導吸収するとと
もに該吸収した熱を大気中に放出する作用を為す。
もに該吸収した熱を大気中に放出する作用を為す。
前記熱伝導性基体１に用いる銅−モリブデン合金の組成
ば銅５乃至３０ｗｔ％とモリシ゛デン７０乃至９５ｗｔ
％を有するように設定され、モリブデン粉末（約Ｉ Ｏ
／ｌＡ）を１０００Ｋｇ／ｃＩ♂の圧力で加圧成形し、
これを還元雰囲気中、約１５００’ＣのｌＡ？を度で焼
成するごとによって得た多孔質のモリブデン焼結体ニ、
約１１００’Ｃの温度で加；ｉｊ４熔融させた＃ｌａ＋
を前記モリブデン焼結体の多孔部分に毛管現象を利用し
て含浸させることによって形成される。
ば銅５乃至３０ｗｔ％とモリシ゛デン７０乃至９５ｗｔ
％を有するように設定され、モリブデン粉末（約Ｉ Ｏ
／ｌＡ）を１０００Ｋｇ／ｃＩ♂の圧力で加圧成形し、
これを還元雰囲気中、約１５００’ＣのｌＡ？を度で焼
成するごとによって得た多孔質のモリブデン焼結体ニ、
約１１００’Ｃの温度で加；ｉｊ４熔融させた＃ｌａ＋
を前記モリブデン焼結体の多孔部分に毛管現象を利用し
て含浸させることによって形成される。
前記ｉ：Ｊ５伝導性）Ｈ５体ＩのＦ面外周部に取着され
ている絶縁性枠体２の内部にはモリブデン（Ｍｏ）、タ
ングステン（Ｗ）等の金属から成る導電層４が形成され
ており、該導電層４は半導体素子３の電極を外部り−１
０１１，１了５に接続する作用を成し、その一端に外部
り−１” ＋／ｊ＋Ｊ Ｊ’ ＋１が、また他端に半導
体素子３の電極に接続されたワイヤ６が取着されている
。
ている絶縁性枠体２の内部にはモリブデン（Ｍｏ）、タ
ングステン（Ｗ）等の金属から成る導電層４が形成され
ており、該導電層４は半導体素子３の電極を外部り−１
０１１，１了５に接続する作用を成し、その一端に外部
り−１” ＋／ｊ＋Ｊ Ｊ’ ＋１が、また他端に半導
体素子３の電極に接続されたワイヤ６が取着されている
。
また、前記絶縁性枠体２の１部には盟休７がガラス、樹
脂等の接着材を介し取着されており、これにより半導体
パッケージの内部が完全に気密に封１にされる。
脂等の接着材を介し取着されており、これにより半導体
パッケージの内部が完全に気密に封１にされる。
か＜Ｌ’Ｕ、本発明の半導体パッケージによれば。
内部に収納した半導体素子を作動させた場合、該半導体
素子から発生される熱は熱伝導性基体に吸収されるとと
もに大気中に放出され、半導体幸子自１を１１１１ ／
？！ｔとして熱破壊させたり、特性に熱変化を与え誤動
作さ−ｌたりずろことがなく、また同時に、！クシ伝導
性基体と絶縁性枠体との熱膨張係数が近似しているため
両者の熱膨張差に起因する応力によって絶縁性枠体にク
ラックや欠は等を発生ずることもなく、半導体素子の気
密を長期間にわたり保持することができる。これによっ
て半導体素子を長期間にわたり正常にかつ安定に作動さ
せることがｉ′ＩＪ能となる。 ４次に本発明の作用効
果を実験例に基づき説明する実施例 図に示す半導体パッケージにおいて熱伝導性基体として
Ｆ表に示す組成のものを、また絶ｉｔ性枠体としてアル
ミナセラミック（熱膨張係数７． （ｌ Ｘ １ （
１−’／゛Ｃ）を用いたものをそれぞれ２０個〆Ｉ”
（Ｉｎｎ ６部次に内部に収納した半導体素子を常温か
ら１５０ ′ｃに冒険ｌｌ！！ｔさせ、ごれを１０ザイ
クルくり返した（々、゛１１導体パッケージの気密性を
ヘリウムリークデテクターにより測定し、気密が破れた
ものの数をｌｉｄべた。
素子から発生される熱は熱伝導性基体に吸収されるとと
もに大気中に放出され、半導体幸子自１を１１１１ ／
？！ｔとして熱破壊させたり、特性に熱変化を与え誤動
作さ−ｌたりずろことがなく、また同時に、！クシ伝導
性基体と絶縁性枠体との熱膨張係数が近似しているため
両者の熱膨張差に起因する応力によって絶縁性枠体にク
ラックや欠は等を発生ずることもなく、半導体素子の気
密を長期間にわたり保持することができる。これによっ
て半導体素子を長期間にわたり正常にかつ安定に作動さ
せることがｉ′ＩＪ能となる。 ４次に本発明の作用効
果を実験例に基づき説明する実施例 図に示す半導体パッケージにおいて熱伝導性基体として
Ｆ表に示す組成のものを、また絶ｉｔ性枠体としてアル
ミナセラミック（熱膨張係数７． （ｌ Ｘ １ （
１−’／゛Ｃ）を用いたものをそれぞれ２０個〆Ｉ”
（Ｉｎｎ ６部次に内部に収納した半導体素子を常温か
ら１５０ ′ｃに冒険ｌｌ！！ｔさせ、ごれを１０ザイ
クルくり返した（々、゛１１導体パッケージの気密性を
ヘリウムリークデテクターにより測定し、気密が破れた
ものの数をｌｉｄべた。
結泉を表−１に示す。
本発明によれば上記実験結果からも判るように半導体ハ
ノケージの熱伝導性基体を特定の銅−モリブデン合金で
形成したことにより、 ｔｊｆｖ来の銅から成るものに
比し、その気密性の不良率を８０％以」二から３０％以
下にまで大幅に低減することが可能となり、半導体素子
の気密性が大きく改良される。
ノケージの熱伝導性基体を特定の銅−モリブデン合金で
形成したことにより、 ｔｊｆｖ来の銅から成るものに
比し、その気密性の不良率を８０％以」二から３０％以
下にまで大幅に低減することが可能となり、半導体素子
の気密性が大きく改良される。
また１本発明の半導体パッケージにおける熱伝導性基体
は含有する銅の量が５ｗｔ％以下では熱伝導率が小さく
、半導体素子から発生される熱を良好に吸収除去できず
、また５ｗｔ％以下、３０ｗｔ％以−ヒでは熱膨張係数
が絶縁性枠体のものと大きく相違し、半導体素子の気密
を保持することができない。
は含有する銅の量が５ｗｔ％以下では熱伝導率が小さく
、半導体素子から発生される熱を良好に吸収除去できず
、また５ｗｔ％以下、３０ｗｔ％以−ヒでは熱膨張係数
が絶縁性枠体のものと大きく相違し、半導体素子の気密
を保持することができない。
従って、熱伝導性基体の銅の含有量ば５乃至３０ｗｔ％
の範囲に規定される。
の範囲に規定される。
本発明は上述の実施例、実験例に限定されるものでなく
２例えば熱伝導性基体の銅−モリブデン合金に第三成分
を添加すること等２本発明の要旨を逸脱しない範囲であ
れば種々の変更は１１佳である。
２例えば熱伝導性基体の銅−モリブデン合金に第三成分
を添加すること等２本発明の要旨を逸脱しない範囲であ
れば種々の変更は１１佳である。
図は本発明の半導体パソゲージの一実施例を示す１１ノ
ｉ而図である。 １：！・ハ伝シｕ性基体 ２：絶縁性枠体特許用１
頭人 京都セラミック株式会社 代表者 稲盛和夫
ｉ而図である。 １：！・ハ伝シｕ性基体 ２：絶縁性枠体特許用１
頭人 京都セラミック株式会社 代表者 稲盛和夫
Claims (1)
- 熱伝導性基体上に絶縁性枠体を取着して成る半導体パッ
ケージにおいて、前記熱伝導性基体を銅５乃至３０ Ｗ
ｔ％とモリブデン７０乃至９５ｗｔ％とを有する合金
により形成したごとを特徴とする半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173770A JPS5961948A (ja) | 1982-09-30 | 1982-09-30 | 半導体パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173770A JPS5961948A (ja) | 1982-09-30 | 1982-09-30 | 半導体パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961948A true JPS5961948A (ja) | 1984-04-09 |
Family
ID=15966820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57173770A Pending JPS5961948A (ja) | 1982-09-30 | 1982-09-30 | 半導体パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961948A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0420244U (ja) * | 1990-06-07 | 1992-02-20 | ||
| US7083759B2 (en) * | 2000-01-26 | 2006-08-01 | A.L.M.T. Corp. | Method of producing a heat dissipation substrate of molybdenum powder impregnated with copper with rolling in primary and secondary directions |
-
1982
- 1982-09-30 JP JP57173770A patent/JPS5961948A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0420244U (ja) * | 1990-06-07 | 1992-02-20 | ||
| US7083759B2 (en) * | 2000-01-26 | 2006-08-01 | A.L.M.T. Corp. | Method of producing a heat dissipation substrate of molybdenum powder impregnated with copper with rolling in primary and secondary directions |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261867B1 (en) | Method of making a package for microelectronic devices using iron oxide as a bonding agent | |
| JPS5961948A (ja) | 半導体パツケ−ジ | |
| JP2001338999A (ja) | 半導体素子収納用パッケージ | |
| US3526814A (en) | Heat sink arrangement for a semiconductor device | |
| JPH0337308B2 (ja) | ||
| JP2012064616A (ja) | 高放熱型電子部品収納用パッケージ | |
| JPH083009Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS5956746A (ja) | 半導体パツケ−ジ | |
| JPS62217643A (ja) | 混成集積回路素子収納用パツケ−ジ | |
| JP3628280B2 (ja) | 半導体素子収納用パッケージ | |
| JPS5851424B2 (ja) | 半導体装置 | |
| JP2004259798A (ja) | 半導体装置 | |
| JPH04233255A (ja) | 強誘電体装置パッケージ技術 | |
| JPS6334962A (ja) | パツケ−ジ構造体 | |
| JP3692215B2 (ja) | 配線基板の実装構造 | |
| JP3439962B2 (ja) | 半導体素子収納用パッケージ | |
| JPH05129482A (ja) | 電子部品収納用パツケージ | |
| JP2001077224A (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
| JPH02144942A (ja) | 半導体装置の製造方法 | |
| JPS58176957A (ja) | ガラスモ−ルド型半導体装置 | |
| JPH04111451A (ja) | 電子回路ユニット | |
| JPS63228741A (ja) | 半導体素子収納用パツケ−ジ | |
| JP2001127219A (ja) | 半導体素子収納用パッケージ | |
| JPS62217642A (ja) | 混成集積回路素子収納用パツケ−ジ | |
| JPH0383364A (ja) | ガラス封止型電子部品用パッケージ |