JPS595779A - ランレングス復号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は画像のデータ圧縮などで用いられるランレン
グス（以下ＲＬと略記する）符号化方式における復号化
装置の構成に関するものである。

一般に、ＲＬ符号化装置では、入力されるデータの列に
おいて同じデータ値が連なる部分（これをランという）
のデータ数、即ちＲＬを計数し、そのＫＬ値を順次に対
応する符号語へ変換して伝送路や記憶装置等（以下これ
らを代表して単に伝′送路という）に出力する。

一方、ＲＬ復号化装置では、伝送路から入力される上記
の様な符号語の列を順次にＫＬ値に逆変換し、更にＫＬ
を逆計数しながらその数値だけのデータのランを再生す
ることによりデータ列を復元して出力する。

ここで、ＲＬは当然一定値ではなく、また符号語長もデ
ータ圧縮の効果を向上させる目的から非足長とすること
が普通であるから、上記の様なＲＬ復号化装置の内部に
おける動作タイミングは複雑であり、ＩＬＬ復号化装置
の前後の符号やデータの入出力速度も一定でない。とこ
ろが、復号化装置の前後に来るべき伝送路や画像記録装
置等のデータ出力装置は、その様な非定常的な速度変托
には追随し難いので、中間にタイミング調整用のバッフ
ァメモリが必要である。ここではその様なバッファもＲ
Ｌ復号化装置に含めて考えるものとする。

なお、以下において特に断わらない限り、白黒２値のフ
ァクシミリデータのＩＬＬ復号化装置の場合を具体例と
して説明を行なう。

第１図は、上記の様なＲＬ復号化装置の従来の構成を示
すブロック図で、（Ｉｌｌは入力符号バッファ、α２は
定長化変換部、０３は符号変換部、圓はＲＬ逆計数部、
０５）は出力データバッファである。

伝送路からの符号、情報は、非定長符号語（ａ）が直列
１こ接続された様な形で符号バッファＵ旧こ入力され、
一時記憶の後入力順にしたがって読出される。

読出された各非定長符号語−）は定長化変換部ｕの及び
符号変換部α３において、ＲＬ値を表わす２進符号（Ｃ
）に変換される。この変換の典型的な過程は、非定長符
号ｍ　（１）が定長化変換部■でビット直列的に処理さ
れて、まず中間的な定長の２進符号（ｂ）に変換され、
更にその中間符号（ｂ）が符号変換部０３でビット直列
的又はビット並列的な符号変換を受けてＲＬ値を表わす
２進符号（Ｃ）に変換されるものである。ここでビット
並列的符号変換とは、中間的な２進符号（ｂ）の各相位
の値を同時に処理してＲＬ値を表わす２進符号（Ｃ）へ
の変換を行なうことで、後述のＲＯＭ（リードオンリー
メモリ）による変換はこれにあたる。このビット並列的
符号変換では変換は通常１動作ステップで終了する。ま
たビット直列的符号変換とは、中間的な２進符号（ｂ）
の各相位の値を１個又は複数個ずつ順次に処理すること
により変換を行うことで、Ｗｙ　ｌ　ｅ　符号やＢ２符
号の復号化における符号変換はビット直列的に行われる
のが普通である。このビット直列的符号変換では通常複
数の動作ステップが必要であるが、前段階の定長化変換
と同時に実行できる場合が多く、その場合には定長化変
換部（１７Ｊと符号変換部ａ３を必ずしも分離して考え
る必要はない。次に、符号変換部ｕ３の出力である２進
符号（Ｃ）は、ＲＬ逆計数部圓によって逆計数され、１
回の計数につき１データの割合で同じデータ値をもつデ
ータ（ｄ’）、即ちランが再生され出力される。データ
値（−′）が２進符号（Ｃ）がＲＬ逆計数部（１４１に
入力される度１９変化することはＲＬ符号化の原理から
明らかである、この出力データ（ｄ′）は順次出力デー
タバッファｔｉ５１に入力され、一時記憶の後、入力順
に従って出力装置へ出力される。ここでデータバッファ
（１５１から出力装置へのデータ出力（ｄ）は、出力装
置の情報受信速度や情報受信単位に適合する様に行われ
る。ファクシミリデータの例では、白画素は′０〃、黒
画素は′１＃というデータ値を持ち、これが走査線単位
で、即ち走査線内では連続的に、走査線間では間欠的に
、出力データバッファ０５）から読み出され、画像記録
装置で順次記録されることにより受信画を出力する。

ところで、第１図の様な構成をもつ従来のＲＬ後号化装
置では、入力符号バッファ（１１１から非定長符号語を
読み出してＲＬ値を表わす２進特号へ変換する処理と、
ＲＬ値を表わす２進符号を逆計数することによってデー
タのランへ変換する処理とが時分割で行われ、あるラン
の符号語を彷号化して対応するデータの再生が完了した
後で次のランの符号語の復号化に開始するという様な動
作制御が行われる。このため１つのランの復号化につい
て、定長化変換及び符号変換のための動作ステップ数と
ＲＬ逆計数のための動作ステップ数の和の動作ステップ
数が必要である。但し、この動作ステップ数は一定でな
くランによって変動する。またＲＬを逆計数するための
動作ステップ数は１走査線内のラン全体について考えれ
ばｌ走査線内の画素数に等しくなり一定であるが、定長
化変換及び符号変換のための動作ステップ数は１走査線
内でも一定でなく、両方の和の動作ステップ数も一定で
ないっこのため、ＲＬ復号化装置としてはラン単位でも
走査線単位でも復号化処理を同期的に行うことができず
、内部の動作制御は複雑である。

これは、時分割的動作により１ラン当りの復号化処理に
要する動作ステップ数が大きくな塾ことと共に、ＲＬ復
号化装置を高速化する際には大きな問題となる。

また、第１図の様な構成の従来のＲＬ復号化装置ではバ
ッファメモリが入力端と出力端の両方に存在するためバ
ッファ制御が複雑になる。まず入力符号バッファ圓では
、伝送路の情報速度に従って間断なく符号ビットが入力
されるので、記憶符号量がバッファαＤの容量を越える
（これをオーバーフロラという）ことのない様に非定長
符号語を足長化変換部（１２へ出力しなけれはならない
。一方、出力データバッファ０９では出力装置の情報速
度に従って復元データが必要となるので、出力すべき復
元データが不足する（これをアンダーフロラという〕こ
とがない様に、ＲＬ逆計数部側からデータバッファ０５
１へデータを入力しなけれはならない。

これらに対処するには、復号化処理はできるだけ高速に
実行できることが望ましい。もし復号化処理がおそ過ぎ
ると、出力装置で正しい出力が得られなくなるばかりで
なく、入力符号バッファｕＤでオーバーフロラか起きる
恐れがあり、これを避けるためには符号バッファαＤの
容量を非常に大きくしておかねばならない。

また伝送路の情報速度と出力装置の情報速度との間で均
衡がとれなければ、復号化処理が高速であるだけでは不
十分である。そし゛Ｃ％ＲＬ符号化によるデータ圧縮で
は画像などのデータの統計量の変動番こ依らずこの均衡
を保つことは原理的に困難であるから、これも実際上大
きな問題である。

もしも伝送路が速すぎると、高速の復号化処理により出
力データバッファ０９にどんどん復元データが蓄積され
オーパフロウの恐れがあり、これを避けるためには出力
データバッファ０５）を非常に大容量にしなければなら
ない。最悪に備えて復元データの殆どを記憶できる様な
容量を考えると、復元データは符号と異なりもはやデー
タ圧縮されていないために膨大なものとなりゅ　（例え
ば、Ａ４判１枚分のファクシミリデータは数メガビット
にもなる。）、装置価格的にも問題がある。そこでデー
タバッファ０９の容量を小さく抑えておいて、復元デー
タがオーパフロウしない様に復号化処理を間欠的に実行
させる方法がしばしば採られるが、それでは符号バッフ
ァαＤ側のオーバー７０つの危険性が出てくることにな
る。逆にもしも出力装置側が速過ぎると、符号バッファ
（１１１とデータバッファ（１５１が共にアンダーフロ
ラとなって正しい出力が得られない。これに対処するた
めデータバッファα９に十分な復元データがある時にの
み出力装置を動作させる様な方法が採られることがある
。しかしこの方法では出力装置に間欠動作が可能な機構
を必要とするが、高速でかつ間欠動作を精確に行う機構
には高度な技術を要し装置価格も高くなるので実用上問
題がある。

いずれにせよ入力符号バッファαＶと出力データバッフ
ァＱ５１の両方でオーバーフロラもアンダーフロラも起
こらない様に動作制御を行うことは容易でなく、その解
決には高価な装置を必要とする。

以上述べた様に、従来のＫＬ復号化装置の構成では、動
作制御が複雑であり、また復号化処理を高速化する際に
も問題かあって、それらの解決には高価な装置を要する
という欠点があった。

この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、ＲＬ復号化装置を、入力の各非
足長符号語をそれが表わすＲＬ値に相当する定長でかつ
ビット並列の２進符号に変換する第１の変換部と、上記
２進符号をビット並列で順次記憶するバッファメモリと
、上記バッファメモリから上記２進符号を順次取出して
逆計数しその長さが上記ＲＬ値に等しいデータのランに
変換する第２の変換部とから構成し、上記２つの変換部
を並行して動作させる様に制御することにより、復号化
処理の高速化が容易であり、また動作制御が簡単番こな
るＲＬ復号化装置を提供することを目的としている。

以下、この発明の一実施例を図について説明する。

第２図はこの発明の一実施例によるＲＬ復号化装置の一
例を示すブロック図で、図において、田は各非定長符号
語（ａ）をそれが表わすランレングス値に相当する定長
２進符号（Ｃ）に変換する第１の変換部で、（１２は定
長化変換部、αＪは符秀変換部、１２１１は上記ランレ
ングス符号（Ｃ）をビット並列に順次記憶スる並列符号
バッファ、αΦはこの並列符号バッファ（２１）から上
記定長２進符疑ｉ順次とり出して逆計数し該符号をその
個数が上記ランレングス値に等しい同一のデータのラン
に変換する第２の変換部としてのＲＬ逆計数部である。

（１２１乃至０４１の各ブロックの基本的な機能は第１
図の場合と同様であるが、第１図における入力符号バッ
ファ０１１及び出力データバッファ（Ｉ５１が無くなり
、代りに並列符号バッファ３υが符号変換部αＪとＫＬ
逆計数部αのの中間に置かれている。また図示はしてい
ないが、本装置においては定長化変換部器と符号変換部
（１３ｉおよびＲＬ逆計数部Ｇ４が並行して動作するよ
う制御する制御部が備わっている。

第２図において、伝送路から相次いで入力される非足長
符号語（ａ）は、冗長化変換部（１２＋及び符号変換部
ｕ印において第１図の場合と同様に順次ＲＬ値を表わす
２進符号（Ｃ）に変換される。但しここでは符号変換さ
れた２進符号（Ｃ）は必ずビット並列的に出力されて直
ちに並列符号バッファｃ！１１に入力される。並列符号
バッファに）ではＲＬ値を表わす２進符号（Ｃ）をビッ
ト並列的に記憶し、また入力順に従ってビット並列的に
出力する。ＲＬ逆計数部０４１では並列符号バッファｃ
２υから２進符号（Ｃ′）を順次読出してＲＬ値を逆計
数し、データ列（ｄ）を復元してこれを出力装置へ出力
する。

ここで並列符号バッファ（２１１を隔てた両側の部分は
それぞれ独立に並行して動作させることができる。即ち
、あるランについヱ非足長符号語（ａ）をＲＬ値を表わ
す２進符号（Ｃ）に変換する処理と、それ以前のランに
つい−ｉ：ＲＬ値を表わす２進符号（Ｃ）をＲＬ値だけ
の数のデータのラン（ｄ）に変換する処理とをパイプラ
イン的に並行して行わせることができる。このことは１
ラン当りの復号化処理に要する動作ステップ数が実行的
に減少してそれだけ復号化処理の高速化か可能になるこ
とを意味する。

また並列符号バッファＬ２υ以後の処理であるＫＬ逆計
数及びデータ再生のための所要動作ステップ数は、その
ｌ走査線分の合計をとればｌ走査線内のデータ数に等し
く一定になる。これはＲＬ復号化装置の動作制御を簡単
にし、かつ高速動作を可能にするために大きな意味をも
つ。

もしＲＬ逆計数及びデータ再生の最後の動作ステップと
、次のＲＬ値を表わす２進符号を並列バッファＱ１１か
ら読出す動作ステップを同じ動作ステップで実行できる
ならば、１走査線分の復元データを１データ当りｌ動作
ステップで連続的に出力することが可能であり、ＲＬ値
を表わす２進符号を１走査線分の復元データに変換する
処理は常に同じ時間内に完了させることかできることに
なる。

第３図は、上記の様な連続的変換の動作タイミングの一
例を示すタイミングチャートである。図中Ａはクロック
パルスで１動作ステップに１クロツクの割合の連続的パ
ルスであり、これでＫＬの逆計数が行われるものとする
。Ｂは各ステ、ツブでの計数器の出力値を示し、特に計
数値が０となるステップに斜線を施し−（いる。ここで
図中カッコで示すように１ラインの最初と最後では計数
値か強制的に０に設定される。ものとする。そしヱ計数
値が０のときには、次のクロック、で並列符号バッファ
ＧｌｌからＲＬ値を表わす２進符号が読出されて計数器
にセットされ、計数値が０でないときには、次のクロッ
クで計数器のカウントダウンが行われる様にクロックパ
ルスへ）が論理回路で分離される。

その様にして得られるバッファ読出しパルスがＣ）で、
ＲＬ逆計叡パルスが（Ｄ）であり、これにより同図（Ｂ
）のシｉＱな計数値出力が保証される。また、バッファ
読出しパルス（９は、各ランに１回ずつあるからこれで
７０ツブ７０ツブ等を動作させると、同図四）の様なう
７のデータ値が得られる。このデータ値（Ｅ）も１走査
線の最初で所定値にセットされている必要がある。デー
タ値（Ｅｌを、クロックパルス（〜と同じ周波畝で位相
が異なる標本化パルス（））で標本化しで出力すること
により連続的な復元データｐ）が得られる。この復元デ
ータ０がファクシミリデータであれば、各小矩形は画素
に対応し、特に斜線を施した画素が黒画素を表わすこと
になる。

ＲＬ逆計数及びデータ再生の処理は、この様に。

１データ当り１動作ステップで連続的に実行することが
できるが、一方定長化変換及び符号変換の処理化型する
動作ステップ数は、平均的にみればＲＬ逆計数のステッ
プ数よりも小さくなる。この理由は、非定長符号語を定
長２進符号に変換するために本質的に必要なのは非足長
符号語の語長だけの動作ステップであり、データ圧縮に
より、その叡は符号化されていないデータの数の数分の
１から士数分の１にまで削減されているがらである。

定長化変換や符号変換の具体的方法によっては動作スｉ
・ツブ数が符号語長より大きくなることもあり得るが、
データ数より大きくなることは通常有り得ないことであ
る。従って非定長符号語をＲＬ値を表わす２進符号に変
換する処理をＲＬ逆計数よりも低速の動作ステップで実
行しでも復号化装置全体としての処理速度を下げること
はない。また足長化変換や符号変換の処理はＩＬＬ逆計
数やデータ再生の処理と比較すればやや複雑であるのが
普通であり、これをより低速に実行することはＲＬ復号
化装置の動作の信頼性向上をもたらす。逆に言えは、こ
の□処理を高速に実行できるならは、ＫＬ逆計数等の処
理はより高速に実行することが可能で、ＲＬ復号化装置
全体の処理を更に高速化できることになる。

第２図の様なＲＬ復号化装置め構成のいま一つの特長と
して、バッファ制御が簡単であることが挙げられる。バ
ッファメモリとしては、Ｒ，Ｌ値ヲ表わす定長２進符号
を記憶する並列符号バッフアシυのみであるから、従来
の装置構成における様に２つのバッファでのオーバー７
０つ及びアンダーフロラの危険性を勘案する必要がなく
、バッファ（２１１内の記憶符号量のみを監視しておけ
ばよい。

入力側の伝送路の情報速度と出力側の出力装置の情報速
度との間で均衡がとれているなら、足長化変換及び符号
変換の処理と、ＲＬ逆計数及びデータ再生の処理がそれ
ぞれ十分に高速でありさえすればバッファ制御は容易で
ある。また伝送路側が速すぎる場合は並列符号バッファ
Ｑ旧ことんどん並列の２進符号が蓄積されることになり
オーバーフローを避けるためには；イツファ（２Ｄの記
憶容量を大きくしておかねばならないが、従来の様に復
元データを記憶することに比べれば記憶容量はずっと小
さくて済み、それだけ経済的である。逆に出力装置側が
速過ぎると、並列符号バッファ（社）がアンダーフロラ
して正しい出力が得られなくな°るのテ、バッファＩ２
１）に十分な量の２進符号があることを確認しながら出
力装置に間欠的な動作をさせる様に制御しなければなら
ないが、この事情は、従来のＲＬ復号化装置と変わらな
い。しかし、バッファ（２１１の記憶容量をある程度大
きくしておいて、ＲＬを表わす２進符号を常に余裕をも
って蓄積する様に制御すれば、データ圧縮によって起こ
る入力情報速度の変動を吸収して、出力装置に間欠動作
を可能ならしめる機構を必要としない様にすることも可
能である。特に画像一枚分のＲＬ値を表わす２進符号を
記憶できる容量をバッファ（２１）に持たせれば、出力
装置の画像記録走査を連続的に行なわせ、ＲＬ逆計数と
データ再生の処理をこれに同期して高速に行わせること
により、画像記録装置の上限速度までデータ再生動作を
高速化することができ、ＲＬ復号化装置全体として極め
て高速の処理が実現できることになる。

ところで、第２図において、伝送路から入力される非足
長符号語（りが定長化変換部σ２において足長の中間的
な２進符号（ｂ）、即ち直接的にＲＬ値を表わす２進符
号ではないが、これと１対ｌに対応づけられるものに変
換され、この中間符号０が既にビット並列であって、符
号変換部ａ３ではビット並列的な変換によってＲＬ値を
表わす２進符号（ｂ）が得られる様な場合には、並列符
号バッファ（２１）にこの中間符号（ｂ）を順次記憶し
、符号変換を並列符号バッファ（２１）から読出した直
後に行なう様にしても、これまで説明した事情は殆ど変
わらず、ＩＬＬ復号化装置の動作制御の簡単化や処理の
高速化が可能である。

第４図はこの発明によるＲＬ復号化装置を上記の様に構
成する例を示すブロック図で、この実施例では足長化変
換部＠が上記第１の変換部に、符号変換部ａ３およびＲ
Ｌ逆計数部ａのが上記第２の変換部ｔ４Ｇに相当する。

そして並列符号バッファＱυが定長化変換部りと符号変
換部（１３との中間に置かれている。

並列符号）くツファＱ旧こはＲＬ値を表わす２進符号の
代りにそれと同値な中間符号（ｂ）が記憶されるが、こ
の場合番ζも復元データを記憶することに比ベればバッ
ファ１２１）の容量は小さくなることに変りはない。ま
た符号変換部α３でのビット並列的な符号変換は１動作
ステップで行なわれ、この動作ステップを並列符号バッ
ファ（２１）からの中間符号（Ｃ）読出しと同じ動作ス
テップ内で実行すれは、第３図のタイミングチャートと
同様に復元データを連続的に出力することが可能である
。

以上の様にこの発明によるＲＬ５号化装置の構成は、従
来の構成に比して動作制御が簡単で復号化処理の高速化
にも適しており、装置価格の点からも優位なものとなっ
ている。

以下、この発明によるＲＬ復号化装置の２．３の具体例
を図によって説明する。

第５図は、定長化変換部ａり及び符号変換部化の一実施
例を示す回路図で、これはファクシミリデータの国際標
準的符号化方式として知られるモディファイド・ハフマ
ン符号（以下ＭＨ符号と略記する）の様な性質をもつ符
号に対して適用できる。

図中、（５１１はシフトレジスタ、■はカウンタ、關は
ＲＯＭである。

ＭＨ符号での非足長符号語には、符号語長が８より大き
いとき下位８ビツト以外の上位ビットは全て１０′であ
るという性質がある。第５図の回路はその性質を利用し
て足長化変換を行い、下位８ビツトの符号主要部（符号
語長が８未満であれは上位に１０＃を付加して８ビツト
としたもの）を表わす２進符号ＩＣ，と符号語長を表わ
す上位４ビツトの２進符号ｌＣ２とによって１２ビット
並列の中間符号１Ｇへ変換し、これを更に符号変換して
ＲＬ値を表わす２進符号ＲＬを得るものである。

非定長符号語ＳＣの入力に先立ちまずリセットパルスｔ
ｔｐによりシフトレジスタ６１１及びカウンタωがリセ
ットされてそれぞれの出力が全て１０＃となる。この後
、クロックパルスＣＰがシフトレジスタ（５１１及びカ
ウンタ（５２１のクロック入力端子ＧＫに次々と印加さ
れ、これに同期して非足長符号語ＳＣの各ビットが上位
から下位へ順番にシフトレジスタ（５１１の直列入力端
子ＳＩに入力される。これによりシフトレジスタ６υの
出力端子Ｑ。乃至ｑ７には符号語が次第にせり上がる様
にして現われ、これがＲＯＭ［株］の入力１４乃至ＩＩ
＋　　となる。またカウンタ霞は符号ビットＳＣの入力
毎に１回ずつカウントアツプされその計数出力ら乃至偽
がＲＯＪ５３の入力Ｉｏ乃至■あとなる。非定長符号語
の符号語長が８ビツトより大きい場合は、最初の１にシ
フトレジスタ６旧こ入力された符号ビットはシフトされ
て消失してしまうが、そのビットの値は′０＃であるか
ら符号主要部ＩＣ，には影響ない。ＲＯＭ（−，３１に
は１２ビツトのアドレス入力Ｉ０乃至■ＩＩ　　に対す
る符号変換表が記憶されていて、入力が正しい、即ち起
こり得る符号主要部ＩＣ，と符号語長ＩＣ１の組み合わ
せになったときにのみ、出力端子０゜が］“となって符
号変換終了信号ＥＣを出力し、その他の場合は出力端子
０゜はｓＱ、となる。また符号変換終了時には端子０．
乃至Ｏ，にＲＬ値を表わす２進符号ＲＬが出力され、こ
れが並列符号バッファ＋２１１に書込まれる。

この実施例ではシフトレジスタ（５１）及びカウンター
のそれぞれの出力■ｃ、　、　Ｉｃｔがビット並列であ
るから、その組み合わせを中間符号ＩＣとして、％４図
の様なＲＬ復号化装置の構成が可能である。

その場合には、ＲＯＭ（至）の出力は出力端子Ｏ０の１
ビツトだけでよく、並列符号バッフアシ旧こは中間符号
が書込まれる。しかし並列符号バッファ■υの直後に、
読出した１２ビツトの中間符号を入力とし、ＲＬ値を表
わす２進符号８ビットを出力する様な符号変換部化とし
てのＲＯＭが必要となる。

第６図は、足長化変換部ｕｚ及び符号変換部（１３の他
の一実施例を示す回路図で、図中ａｉｌｌはシフトレジ
スタ、（ＧシはＲＯＭである。

一般の非定長符号化方式においでは、各非足長符号語の
上位に１０＃の符号ビットを適当に付加して単純に定長
化すると元来具なる非足長符号語が同じ足長符号に変換
されて、符号の一意復号可能性が失われてしまう恐れが
ある。しかし、各非定長符号語の最上位の桁のすぐ上に
符号ビット′１＃を付加し、更にその上位に％ＱＩの符
号ビットを適当に付加して足長化すれば、符号の一意復
号可能性は保存される。第６図の回路は、この性質を利
用して足長化変換を行なって、足長でかつ並列の中間符
号ＩＣを得、更にこれにビット並列的符号変換を施して
ＫＬ値を表わす２進符号ＫＬとするものである。

非定長符号語ＳＣの入力に先立ちセットパルスＳＰによ
りシフトレジスタ（６１１に特定の２進符号がセットさ
れる。この２進符号は最ド位ビットのみが１〃で他のビ
ットは全てＯＲであり、これがシフトレジスタｔｔｉｌ
）の出力端子も乃至Ｑ１ｇ　　に現われる。

この後クロックパルスＣＰか次々とシフトレジスタｆｉ
ｉｌ）のクロック入力端子ＧＫに印加され、これに同期
して非定長符号語ＳＣの符号ビットが上位から下位へ順
次入力されζ、シフトレジスタｆｆ１ｌｌの直列入力端
子ＳＩへ印加される。これによりシフトレジスタ（６１
）の出゛力地子Ｑｏ−Ｑ＋−には符号語が次第にせり上
がる様にして現われるが、その上位には先１こセットさ
れた特定の２進符号か付加され（おり、最上位の１０＃
からＩ瞳にシフトされ消失されてゆく。この様にして最
大１３までの符号＠長の符号語か１４ビツトの定長符号
ｉＩＣに変換される。

シフトレジスタ仙の出力端子も乃至（２，３はＲＯＭ霞
の７°ドレス入力端子１ｏ乃至”ｔａ　に接続されてお
り、出力の１４ビツトが正しい、即ち起こり得る足長符
号語となった時にはＥｌ、ＯＭ霞の出力端子Ｏ０かｌ′
となって符号変換の終了を示し、ＲＬ値を表わす２進符
号ＫＬか出力端子Ｏｌ乃至Ｏ，から出力され、それ以外
の時には出力端子Ｏ８は′０＃となっている。そして符
号変換終了の際には、ＲＬ値を表わす２進符号が並列符
号バッファ（２）に書込まれ、シフトレジスタ（６１）
に再び特定の２進符号がセットされて、次の非定長符号
の入力に備える。

この実施例の場合もシフトレジスタ（６１）の出力１４
ビツトの２進符号を中間符号ＩＣとして、第５図で説明
したのと同様の方法により、ＩＬＬ復号化装置を第４図
の様に構成することが可能である。

ところで、これまでの実施例の説明ではいずれも符号変
換部αＪにＲＯＭを用いた回路となっている。ＲＯＭは
被変換入力である並列の中間符号と変換出力であるＲＬ
値を表わす２進符号との間を表形式で簡潔に関係づけら
れるので極めて便利である。しかし被変換入力と変換出
力との間に簡単な変換論理関係が存在するならば、ＲＯ
Ｍでなくても通常の論理素子を組み合わせて符号変換回
路を構成することも可能である。また符号化方式によっ
ては定長化変換の際に同時に容易に符号変換ができるた
め、ビット並列的な符号変換処理を行なう部分が全く必
要ないことも有り得る。そしてその場合は並列の中間符
号は存在しないため、本発明によるＲＬ復号化装置の構
成としては第４図の様なものは有り得ず、第２図の様な
ものに限られる。

第７図は上記の様な符号化方式の一例を示す図である。

これはＷｙ　１　ｅ　符号やＢ２符号と同様の形式の非
定長符号を生成する方式であるが、ＲＬ値を表わす２進
符号の下位の有効桁の数値がそのまま符号語中に現われ
るのでより簡単な変換論理となる。例えばラン長２２を
表わす２進符号は下位５桁のみが有効でそれより上位の
桁の数値はいずれも′θ１Ｌであり位取りを示している
に過ぎない。

そこで符号語としては６桁（この符号化方式例では有効
桁数を下位から２桁ずつ増加させているので有効桁５桁
と有効桁６桁は同じ扱いとなる。）の２進符号（０１０
１１０）の前に有効桁数を示す符号（１１０）が付加さ
れたものとなっている。この有効桁数を示す符号はまた
、有効桁数（６）の１／２より１つ少ない数の１νの後
に１つの１０＃を付けた形式のものになっている。この
場合にも、これまでの例で説明した様な定長化変換及び
符号変換の方法が適用できることは云うまでもないが、
非足長符号語自体に含まれる情報、即ち有効桁数及び有
効桁各位の値から後述の様な回路により定長化変換と符
号変換を同時に容易番こ行うことができ、かつその方が
装置価格的にも優れている。

第８図は、第７図で説明した符号化方式による非定長符
号語に対して定長化変換及び符号変換を同時に行なうこ
・とによりＲＬ値を表わす２進符号へ変換する回路の一
実施例を示す回路図で、図において、　（１１１１はシ
フトレジスタ、幼はアップダウン計数の可能なカウンタ
、關はＲ８型のフリ・ｙプフロップ、（財）はＴ型のフ
リップフロップである。また（ハ）はＮＡＮＤ回路、（
イ）乃至（２）はＡＮＤ回路セある。

第８図において、非定長符号語ｓｃの入力に先立ちまず
セットパルスＳＰが入力されて、シフトレジスタ（８１
１の全てのビットがリセットされ、カウンタ＠及びフリ
ップフロップ（圓がリセットされ、またフリップフロ、
ツブ峙はセットされる。これに続いてクロックパルスＣ
Ｐと同期して符号ビットＳＣが次々に入力される。非足
長符号語ｓｃの中でＲＬ値の有効桁数を示す符号ビット
のうち１１′が入力されている間はフリップフロップ（
日の出力Ｑが１１７１で出力Ｑは′″０“であるから、
クロックパルスＣＰはＡＮＤ回路（８６１のみを通過し
てカウンターの入力端子ＣＵに印加され、カウンタ（８
２１をカウントアツプする。このカウントアツプは、Ｒ
Ｌ値の有効桁数を示す符号ビットの最後の１０＃の入力
まで続けられ、その部分の符号ビット数まで計数値が上
昇する。符号ビット１０“の入力直後に、フリップフロ
ップ■の入力端子Ｒに接続されたＮＡＮＤ回路製の出力
が％ｌｊとなって７リツプフロツプ關がリセットされ、
以後セットパルス５ｐが入力されるまで自己保持的にリ
セット状態となるため、カウントアツプは停止する。逆
にフリップ７０ツブ關の出力ｑが′″ｌ＃となってＡＮ
Ｄ回路婦を通過したクロックパルスＣＰが、シフトレジ
スタ侶υのクロック入力端子ＣＫおよびフリップ７０ツ
ブ（８Φのトリガ入力端子Ｔに印加される。これによっ
てシフトレジスタ［Ｆ］υには直列入力端子５１から符
号ビットが入力される様になり、出力端子も乃至Ｑｕに
ＲＬ値を示す２進符号ＲＬが次第にせり上がる様にして
現われてくる。一方フリップフロップ（圓に達したクロ
ックパルスＣＰは１／２に分周されてカウンタ曽の入力
端子ＣＤに印加され、２クロツクに１回の割合でカウン
タ＠をカウントダウンする。そしてカウンタ■の計数値
が０までカウントダウンされ、ゼロ出力Ｚが％１＃とな
りこれがＡＮＤ回路弼を経てζ号、変換終了信号ＥＣと
して出力されるまでに、最初にカウントアツプした計数
値の２倍の数のクロックパルスがシフトレジスタ１８Ｉ
）に入力されており、変換終了時点ではＲＬ値を示す２
進符号ＲＬがシフトレジスタ侶υの゛出力端子１乃至ｑ
、に現われていることになる。そしてこの２進符号が並
列符号バッフアシＤに書込まれる。

この例の変換回路においても、非定長符号語を定長のＲ
Ｌ値を表わす２進符号に変換するのに必要な動作ステッ
プ数は本質的には非定長符号語の断長数と同じである。

以上いくつかの具体例によりこの発明によるＫＬ復号化
装置の構成を説明してきたが、足長化変換や符号変換は
これらの例の場合に限られるものではなく、復号化処理
の中間過程で、ＲＬ値を表わす定長の２進符号がビット
並列で得られる様なＲＬ符号化方式であれば必ずこの発
明によるＲＬ復号化装置の構成が適用でき、それぞれの
符号化方式に適した定長化変換や符号変換の方法を見出
すことが可能である。

なお、これまでの説明においては白黒２値のファクシミ
リデータのＲＬ符号化の場合を具体例として用いてきた
が、ＲＬ符号化が適用できるデータ、例えば中間調画像
やカラー画像などの画像データ、また膏声データや数値
データなどでもＩＬＬ符号化された部分については、こ
の発明にょる艮り復号化装置の構成が適用できることは
勿論である。但し、２値のファクシミリデータの様にＲ
Ｌ符号語の列だけから各ランのデータ値を識別すること
はできないので、ＲＬ値の復号化のみでなくデータ値の
復号化も含めて、これまでの説明で述べてきた様な連続
的なデータの再生や、並列符号バッファの効率的な利用
ができるかどうかを考慮しなければならない。そしてそ
れが可能な場合に限って、この発明によるＲＬ復号化装
置の構成法が大きな意味を持つわけである。

以上の様に、この発明によれば、ＲＬ復号化装置を、入
力の各非定長符号語を、それが表わす艮り値に和尚する
定長でかつビット並列の２進符号に変換する第１の変換
部と、上記２進符号をビット並列で順次に記憶するバッ
ファメモリと、上記バッファメモリから上記２進符号を
順次取出して逆計数しその個数が上記ＲＬ値に等しいデ
ータのランに変換する第２の変換部とから構成し、上記
２つの変換部を並行して動°作させる様にしたので復号
化処理の高速化に適し、動作制御が簡単でかつ装置価格
的にも経済的となる可能性をもつ実用上有用なＲＬ復号
化装置を実現することができる。

【図面の簡単な説明】

第１図は従来のＲＬ復号化装置の構成を示すブロック図
、第２図はこの発明によるＲＬ復号化装置の一実施例に
よる構成を示すブロック図、第３図はこの発明によるＲ
Ｌ復号化装置の連続的逆計数及びデータ再生処理の動作
タイミングの一例を示すタイミングチャート図、第４図
はこの発明によるＲＬ復号化装置の他の実施例による構
成を示すブロック図、第５図乃至第８図はこの発明によ
るＲＬ復号化装置の定長化変換部及び符号変換部の具体
例を示す図で、第５図はその一実施例を示す回路図、第
６図は他の一実施例を示す回路図、第７図は簡単な符号
変換論理をもつ符号化方式の一例の説明図、第８図はそ
の符号化方式に対する足長化及び符号変換のための回路
の一例を示す回路図である。 田・・・第１の変換部、α２・・・足長化変換部、ｏ３
・・・符号変換部、＋４１・・・第２の変換部、αＱ・
・・ＲＬ逆計数部、（２１）・・・並列符号バッファ。 なお、図中同一符号は同−又は和尚部分を示す。 代　理　人　　　葛　　　野　　　信　　　−Ｔ、１図 第２図 第４図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. α）入力の非定長符号語列を順次復号化して各符号語の
   表わす数値であるランレングスの同じデータ値をもつデ
   ータの連なりを復元し出力するランレングス復号化装置
   Ｉこおいて、各非定長符号語をそれが表わすランレング
   ス値に相当する定長２進符号に変換する第ｉの変換部と
   、上記定長２進符号をビット並列で順次記憶するバッフ
   ァメモリと、該バッファメモリから上記定長２進符号を
   順次取出して逆計数し核定長２進符号をその個数が上記
   ランレングス値に等しい同一のデータの連なりに変換す
   る第２の変換部と、上記第１．第２の変換部を並行して
   動作させる制御部とを備えたことを特徴とするランレン
   グス復号化装置。