JPS5959088A - 制御回路の「ろ」波回路 - Google Patents
制御回路の「ろ」波回路Info
- Publication number
- JPS5959088A JPS5959088A JP57168328A JP16832882A JPS5959088A JP S5959088 A JPS5959088 A JP S5959088A JP 57168328 A JP57168328 A JP 57168328A JP 16832882 A JP16832882 A JP 16832882A JP S5959088 A JPS5959088 A JP S5959088A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital
- phase
- filter
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P5/00—Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02K—DYNAMO-ELECTRIC MACHINES
- H02K11/00—Structural association of dynamo-electric machines with electric components or with devices for shielding, monitoring or protection
- H02K11/30—Structural association with control circuits or drive circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、モータサーボ位相制御装置に係り、特に、定
常状態位相誤差の補正機能と位相遅れ補償とをディジタ
ル沖波回路により施すに好適な自動制御装置に関する。
常状態位相誤差の補正機能と位相遅れ補償とをディジタ
ル沖波回路により施すに好適な自動制御装置に関する。
本発明の利用分野の一例を第１図のブロック図により説
明する。
明する。
第１図において１はモータの回転位相信号を発生するタ
ンクパルス発生器、２はモータ、３はモータの周波数信
号を発生する周波数発生器、４はモータ駆動回路、５は
ディジタル速度制御回路、６はディジクル位相ｆＵ１４
１１１１回路、７は加算器、８，１０はディジタル−ア
ナ［−１り変換器、９はアナロクーデイジタル変換器、
１１は位相補償回路、１２は低域通過型沖波回路（以下
、ＬＰＦと略す。このり、１）Ｆ１２の機能については
、本出願人の昭和５７年８月３０日付出願１一定常状態
位相誤差補正方法およびその装置」に詳述されている。
ンクパルス発生器、２はモータ、３はモータの周波数信
号を発生する周波数発生器、４はモータ駆動回路、５は
ディジタル速度制御回路、６はディジクル位相ｆＵ１４
１１１１回路、７は加算器、８，１０はディジタル−ア
ナ［−１り変換器、９はアナロクーデイジタル変換器、
１１は位相補償回路、１２は低域通過型沖波回路（以下
、ＬＰＦと略す。このり、１）Ｆ１２の機能については
、本出願人の昭和５７年８月３０日付出願１一定常状態
位相誤差補正方法およびその装置」に詳述されている。
）である。ここで示されている位相制御、速度制御機構
そのものは周仄）１のものであり、説明は控える。本件
出願において特に注目しているのは位相補償回路１１と
ＬＰＦ１２でありこれらの具体例を第２図に示す。第２
図において、１３１４．１６は抵抗、１５．１７は容量
である。抵抗をＨａ容量をＣで示すとｌＬ＋ ３ 、Ｒ
１４、Ｃ１５より成る位相補償回路１１の伝達関数■■
１（３）は となり、ここでＴａ＝Ｃ１ｓ（Ｒｔ３＋）も＋４ ）
、 Ｔｂ＝Ｃ１ｓＲ１３（Ｔａ）Ｔｂ ）である。
そのものは周仄）１のものであり、説明は控える。本件
出願において特に注目しているのは位相補償回路１１と
ＬＰＦ１２でありこれらの具体例を第２図に示す。第２
図において、１３１４．１６は抵抗、１５．１７は容量
である。抵抗をＨａ容量をＣで示すとｌＬ＋ ３ 、Ｒ
１４、Ｃ１５より成る位相補償回路１１の伝達関数■■
１（３）は となり、ここでＴａ＝Ｃ１ｓ（Ｒｔ３＋）も＋４ ）
、 Ｔｂ＝Ｃ１ｓＲ１３（Ｔａ）Ｔｂ ）である。
この位相補償回路のゲイン、位相特性は第３図に示すよ
うなものとなる。一般的に自動制御系では、系の開ルー
プゲインを極端に増加すると系が不安定になる。これに
対し、上記のような位相補償回路を付加すると、未補償
の系に比べ、系の安定を確保したまま、低減のケインの
み増加させることが可能である。外乱の系への影響はゲ
イン分の−に減少ぜらるので、上記補償回路を加えれば
直流外乱に対して強く、かつ安定な自動制御系となる。
うなものとなる。一般的に自動制御系では、系の開ルー
プゲインを極端に増加すると系が不安定になる。これに
対し、上記のような位相補償回路を付加すると、未補償
の系に比べ、系の安定を確保したまま、低減のケインの
み増加させることが可能である。外乱の系への影響はゲ
イン分の−に減少ぜらるので、上記補償回路を加えれば
直流外乱に対して強く、かつ安定な自動制御系となる。
一方、第２図において、抵抗１６、容量１７より成るＬ
ＰＦ１２の伝達関数Ｈ２（８１はＲ２（ｓ） ＝−ニー
・・・（２） １＋ＳＴｃ となり、ＴＣ＝Ｒ１り Ｃ１？である。
ＰＦ１２の伝達関数Ｈ２（８１はＲ２（ｓ） ＝−ニー
・・・（２） １＋ＳＴｃ となり、ＴＣ＝Ｒ１り Ｃ１？である。
この回路のゲイン、位相特性は第４図に示すものである
。この回路は位相制御回路６の出力の直流変動分、即ち
、ドリフト成分（定常誤差信号）のみを抽出するための
ものである。
。この回路は位相制御回路６の出力の直流変動分、即ち
、ドリフト成分（定常誤差信号）のみを抽出するための
ものである。
前述した位相補償回路１１とＬＰＩ”１２とを第２図に
示したような−ｒナログ回路で実現すると、Ｉ（”集積
化した場合外付部品が増す上、４つの入出力ビンを要す
る。
示したような−ｒナログ回路で実現すると、Ｉ（”集積
化した場合外付部品が増す上、４つの入出力ビンを要す
る。
以−Ｈのように第１図の構成によれは、抵抗、容量等の
外付部品数や入力、出力ビンの増加をまねくという欠点
があった。これに対し、近年ではフィルタ類をディジタ
ル処理する傾向が強く、これらをディジタルフィルタに
置換するこ吉が一般的に考えられる。そこで次に第５図
１こ示すディジタルフィルタへの置換を考える。第５図
において、２０，２１，２３，２４．３２は乗算器、２
２゜２５は遅延保持器、２６ 、２７ 、２８ 、２９
は加算器、３０はサンプラ、３１はデイシタルアナロク
変換器、３３は位相補償部ディジタルフィルタ、３４は
ロウバスディジタルフィルタである。第５１′ｙ、］の
ディジクルフィルタへの置換は、メー次変換によるｐ波
回路設計法を用いたちので、これは次の手続きによる。
外付部品数や入力、出力ビンの増加をまねくという欠点
があった。これに対し、近年ではフィルタ類をディジタ
ル処理する傾向が強く、これらをディジタルフィルタに
置換するこ吉が一般的に考えられる。そこで次に第５図
１こ示すディジタルフィルタへの置換を考える。第５図
において、２０，２１，２３，２４．３２は乗算器、２
２゜２５は遅延保持器、２６ 、２７ 、２８ 、２９
は加算器、３０はサンプラ、３１はデイシタルアナロク
変換器、３３は位相補償部ディジタルフィルタ、３４は
ロウバスディジタルフィルタである。第５１′ｙ、］の
ディジクルフィルタへの置換は、メー次変換によるｐ波
回路設計法を用いたちので、これは次の手続きによる。
即ち、連続時間系から紐散時間系への変換は、（３）式
の関係を用いでＳ平面からＺ平面に写像することにより
行われる。
の関係を用いでＳ平面からＺ平面に写像することにより
行われる。
（３）により（す、’（２）は次のように変換される。
ここで
である。
上記のようにディジタルフィルタを用いた技術は、フィ
ルタ類のＩＣ内蔵化により、入出力ビン数、内部素子数
の低減がはかれるかわりに、ＩＣ内蔵素子数の増大とい
う欠点を有していた。
ルタ類のＩＣ内蔵化により、入出力ビン数、内部素子数
の低減がはかれるかわりに、ＩＣ内蔵素子数の増大とい
う欠点を有していた。
本発明の目的は、上述したｐ波回路の構成要素である容
量や抵抗を除き、この機能をＩＣ内に内蔵し、さらにＩ
Ｃ内の構成素子数を低減させて、ナツブサイスの小型化
によるＪＣのコストタウンをはかることにある。
量や抵抗を除き、この機能をＩＣ内に内蔵し、さらにＩ
Ｃ内の構成素子数を低減させて、ナツブサイスの小型化
によるＪＣのコストタウンをはかることにある。
本発明の主眼は、異なつンこ特性の沢阪回路出力として
、単一のディジタル戸波回路から複数の出力をとり出す
ことにある。これは、先に述べたアナロウ回路による実
ＪＪｌ法が市するデメリットを克服するため、これりを
ディジタルフィルタに置換し、なおかつ、少ない素子数
で実現することを可能にする。
、単一のディジタル戸波回路から複数の出力をとり出す
ことにある。これは、先に述べたアナロウ回路による実
ＪＪｌ法が市するデメリットを克服するため、これりを
ディジタルフィルタに置換し、なおかつ、少ない素子数
で実現することを可能にする。
以下、本発明の一実施例を渠に図シごより説明する。先
に説明した第３図、第４図の特性を有する位相補償回路
、およびＬ ｐ ＦＣＤカットオフ周波数（第３図ｊ’
ｃｌ、第４図ｆＣ２）は通常ｆｃｔ ＝０、０１ Ｈｚ
〜０．１１−Ｉｚ程度、ｆｃ２＝ ｌ Ｈｚ以下に選
ばれる。
に説明した第３図、第４図の特性を有する位相補償回路
、およびＬ ｐ ＦＣＤカットオフ周波数（第３図ｊ’
ｃｌ、第４図ｆＣ２）は通常ｆｃｔ ＝０、０１ Ｈｚ
〜０．１１−Ｉｚ程度、ｆｃ２＝ ｌ Ｈｚ以下に選
ばれる。
従って、Ｃ１５（１−Ｌｘａ−４−ＬＬｕ）＝＝Ｒ１６
Ｃ１７＝τとし、カットオ通に選べは Ｈ２（Ｚ） ＝−ニーに２ ・・・（９）１＋ＤＺ−
１ Ｔ−２τ となる。ここで””Ｔ＋２ｒ である。従って、これ
らを実現才ろブロック図が第６図のように得られる。構
成する各要素はＩ訂５１閑のものと等しい。第５図と第
６図を比較すれば明らかなように、来貢・、器、加痒器
、遅延保持要素力新ｉＪ減されている。このように本発
明を用いれば、素子数増加をおさえつつ、ディジタルフ
ィルタ化できる効果がある。
Ｃ１７＝τとし、カットオ通に選べは Ｈ２（Ｚ） ＝−ニーに２ ・・・（９）１＋ＤＺ−
１ Ｔ−２τ となる。ここで””Ｔ＋２ｒ である。従って、これ
らを実現才ろブロック図が第６図のように得られる。構
成する各要素はＩ訂５１閑のものと等しい。第５図と第
６図を比較すれば明らかなように、来貢・、器、加痒器
、遅延保持要素力新ｉＪ減されている。このように本発
明を用いれば、素子数増加をおさえつつ、ディジタルフ
ィルタ化できる効果がある。
最後に本発明の他の実施例を、！ｇ７図に示しておく。
こｆｌ、はディジタルフィルタの構成をわずかに変えた
（乗算器２１．２３の後段に遅延保持回路２２’、２２
“を設Ｗ）のみで、第６図のものと基本的差異は７′１
′い。このように、乗偉器、遅延保持素子の順番を入れ
替えて（８） 、 （ｆｌ）の伝達関数を有しブこディ
ジタルフィルタを構成することが可能なことは明らかで
ある。
（乗算器２１．２３の後段に遅延保持回路２２’、２２
“を設Ｗ）のみで、第６図のものと基本的差異は７′１
′い。このように、乗偉器、遅延保持素子の順番を入れ
替えて（８） 、 （ｆｌ）の伝達関数を有しブこディ
ジタルフィルタを構成することが可能なことは明らかで
ある。
なお、本例では位相制御系における定常誤差を補正する
回路；Ｉｌｌ成とし、ここにディジタルのＬＰＦを設け
たが、速度制御系における定常誤差を・演出、補正する
回路ぞ４成とし、同様に本発明を実飽することｂ可能で
ある。
回路；Ｉｌｌ成とし、ここにディジタルのＬＰＦを設け
たが、速度制御系における定常誤差を・演出、補正する
回路ぞ４成とし、同様に本発明を実飽することｂ可能で
ある。
し発明の効果〕
本発明によれば、従来フィルタ類をアナログ回路で３（
現していたため、制御回路をＩＣ化した場合生ずる入出
力ビン数、外部部品の増加という問題を回避でき、さら
にディジタル化に伴う素子数増大８軽減できるので、小
型化、コストダウンがはかれる。
現していたため、制御回路をＩＣ化した場合生ずる入出
力ビン数、外部部品の増加という問題を回避でき、さら
にディジタル化に伴う素子数増大８軽減できるので、小
型化、コストダウンがはかれる。
ＩＳＩ、２，３，４．５図は本発明の詳細な説明するた
めの図、ｇＩＧ ６図は本’ｔ？ｆ＝明の一実施例を説
明するための図、第７図は本発明の他の実施例を説明す
るための図である。 ５・・・速度制御回路 ６・・・位相比較回路２２
．２２’ 、２２“・・・遅延保持回路２０．２１，２
３．３２・・・乗算器 ２６ 、２７ 、２８・・・加算器 茅 ｌ 圀 ’ｊ’Ｃｙ 第３１ ｉ立鞘ず産量 りｍ−−−−−Ｊ
めの図、ｇＩＧ ６図は本’ｔ？ｆ＝明の一実施例を説
明するための図、第７図は本発明の他の実施例を説明す
るための図である。 ５・・・速度制御回路 ６・・・位相比較回路２２
．２２’ 、２２“・・・遅延保持回路２０．２１，２
３．３２・・・乗算器 ２６ 、２７ 、２８・・・加算器 茅 ｌ 圀 ’ｊ’Ｃｙ 第３１ ｉ立鞘ず産量 りｍ−−−−−Ｊ
Claims (1)
- １、 位相補償回路を有する制御回路において、該位相
補償回路をディジタルＪ−１波回路で構成し、該ディジ
タル沖波回路の出力により制御を施すと共に、該ディジ
タル′Ｏ１波回路の他の出力より定常誤差信号を取り出
１−ことを特徴とする制御回路の沖波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168328A JPS5959088A (ja) | 1982-09-29 | 1982-09-29 | 制御回路の「ろ」波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168328A JPS5959088A (ja) | 1982-09-29 | 1982-09-29 | 制御回路の「ろ」波回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5959088A true JPS5959088A (ja) | 1984-04-04 |
Family
ID=15866000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57168328A Pending JPS5959088A (ja) | 1982-09-29 | 1982-09-29 | 制御回路の「ろ」波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5959088A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142015A (ja) * | 1984-08-02 | 1986-02-28 | Matsushita Electric Ind Co Ltd | デイジタル式位相制御装置 |
| JPS61143822A (ja) * | 1984-12-18 | 1986-07-01 | Hitachi Ltd | デイジタル制御装置 |
| JPS63143098U (ja) * | 1987-03-10 | 1988-09-20 |
-
1982
- 1982-09-29 JP JP57168328A patent/JPS5959088A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142015A (ja) * | 1984-08-02 | 1986-02-28 | Matsushita Electric Ind Co Ltd | デイジタル式位相制御装置 |
| JPS61143822A (ja) * | 1984-12-18 | 1986-07-01 | Hitachi Ltd | デイジタル制御装置 |
| JPS63143098U (ja) * | 1987-03-10 | 1988-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2986745B2 (ja) | 複合位相濾波器とこれを用いたタイミング誤差補償装置及びその方法 | |
| Rabiner et al. | The design of wide-band recursive and nonrecursive digital differentiators | |
| US20140101218A1 (en) | Decimation filter | |
| JP3094419B2 (ja) | サンプリングレート変換装置 | |
| JPH0125276B2 (ja) | ||
| US5214676A (en) | Digital phase detector arrangements | |
| US4185247A (en) | Means for reducing spurious frequencies in a direct frequency synthesizer | |
| JP2692251B2 (ja) | 光ディスク制御装置 | |
| JP2000101659A (ja) | マルチレートシンボルタイミングリカバリ回路およびそれをコンピュータに設計させるためのプログラムを記録した記録媒体 | |
| EP1002368A1 (en) | Step-controlled frequency synthesizer | |
| JPS5959088A (ja) | 制御回路の「ろ」波回路 | |
| US5408266A (en) | Bi-directional rate converting apparatus for converting a clock rate of a digital signal | |
| US6317167B1 (en) | Sine x/x compensation circuitry merged with a digital modulator | |
| EP0103355B1 (en) | Analog to digital converting system for a video signal | |
| JPS61204700A (ja) | サンプリング周波数変換装置 | |
| JPS58170228A (ja) | 周波数合成器 | |
| JPS62256516A (ja) | ベ−スバンド伝送用フイルタ装置 | |
| CN110445993B (zh) | 一种无锁相环时钟的视频采集系统 | |
| JP3803414B2 (ja) | 水平画素数変換回路 | |
| JPH0258427A (ja) | Ａ／ｄ・ｄ／ａ変換装置 | |
| JPS6210043B2 (ja) | ||
| KR950002075B1 (ko) | 디지탈 나이키스트여파기 | |
| CN116131848A (zh) | 支持非线性矫正的开环分数分频器、片上系统及电子设备 | |
| JPS58201488A (ja) | ビデオデイスク信号処理装置 | |
| JPS6215994A (ja) | 微分位相・微分利得補償方式 |