JPS5960683A - アレイプロセッサ装置 - Google Patents
アレイプロセッサ装置Info
- Publication number
- JPS5960683A JPS5960683A JP57171882A JP17188282A JPS5960683A JP S5960683 A JPS5960683 A JP S5960683A JP 57171882 A JP57171882 A JP 57171882A JP 17188282 A JP17188282 A JP 17188282A JP S5960683 A JPS5960683 A JP S5960683A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- input
- processing
- output
- array processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は例えば画像データのように大容量データの行
列、ベクトル演算等を行うアレイプロセッサ装置に関す
る。
列、ベクトル演算等を行うアレイプロセッサ装置に関す
る。
周知のように、アレイプロセッサ装置は例えば画像処理
等のように行列、ベクトル演算等の繰返し計算を高速に
行う処理に適用されている。
等のように行列、ベクトル演算等の繰返し計算を高速に
行う処理に適用されている。
また、その一般的な使用形、態は、第１図に示す如く汎
用計算機（例えば、ミニコンビーータ）１ノにアレイプ
ロセッサ装置１２およびその他の周辺機器１３が接続さ
れ、これらアレイプロセッサ装置１２および周辺機器１
３は汎用計算機１１によって制御されるとともに、必要
なデータが入出力される。
用計算機（例えば、ミニコンビーータ）１ノにアレイプ
ロセッサ装置１２およびその他の周辺機器１３が接続さ
れ、これらアレイプロセッサ装置１２および周辺機器１
３は汎用計算機１１によって制御されるとともに、必要
なデータが入出力される。
この種のアレイプロセッサ装置の構成は高速処理を行う
ため、シグナルプロセッサ（アレイを構成する単１立プ
ロセッサ）が・ぐイブライン構造あるいは並列構造とさ
れている場合が多い。
ため、シグナルプロセッサ（アレイを構成する単１立プ
ロセッサ）が・ぐイブライン構造あるいは並列構造とさ
れている場合が多い。
しかし、このよう々構造においても限られた処理のみに
利用される場合はアレイプロセッサ装置の機能全十分に
生かすことが困難である。つまり、ノぐイノライン構造
の一部のみ、あるいは並列−造における一部のプロセッ
サのみで十分処理可能な場合は処理に対して余裕かある
反面無駄が多い。しかしながら、ある程度固定化された
処理に対応して専用のハードウェア全開発すれば、性能
的には必要十分な装置を得ることができるが、他の処理
に通用することが困難となるため、その装置が汎用性の
無いものとなる欠点を有している。
利用される場合はアレイプロセッサ装置の機能全十分に
生かすことが困難である。つまり、ノぐイノライン構造
の一部のみ、あるいは並列−造における一部のプロセッ
サのみで十分処理可能な場合は処理に対して余裕かある
反面無駄が多い。しかしながら、ある程度固定化された
処理に対応して専用のハードウェア全開発すれば、性能
的には必要十分な装置を得ることができるが、他の処理
に通用することが困難となるため、その装置が汎用性の
無いものとなる欠点を有している。
この発明は上記事情に基づいてなされたもので、その目
的とするところはスイッチを切換えることにより・やイ
ブラインの段数および並列ず全任意に設定することが可
能であｐ１必要最小限の構成で優れた高速性、汎用性を
得ることが可能なアレイプロセッサ装置を提供しようと
するものである。
的とするところはスイッチを切換えることにより・やイ
ブラインの段数および並列ず全任意に設定することが可
能であｐ１必要最小限の構成で優れた高速性、汎用性を
得ることが可能なアレイプロセッサ装置を提供しようと
するものである。
コノ発明は、複数のシグナルグロセッｔｔ入出力バス間
に接続してプロセッサ群全構成し、複数のプロセッサ群
の出力パス全記憶部に接続するとともに、複数のプロセ
ッサ群の入力バスをスイッチによって共通成就あるいは
隣接するプロセッサ群の入出力バスを適宜接続すること
にょいは並列に接続し、パイプラインの段数および並列
度を圧意に設定可能としたものである。
に接続してプロセッサ群全構成し、複数のプロセッサ群
の出力パス全記憶部に接続するとともに、複数のプロセ
ッサ群の入力バスをスイッチによって共通成就あるいは
隣接するプロセッサ群の入出力バスを適宜接続すること
にょいは並列に接続し、パイプラインの段数および並列
度を圧意に設定可能としたものである。
以下、この発明の一実施例について図面全参照して説明
する。
する。
第２図はアレイプロセッサ装置を示すものであり、この
アレイプロセッサ装置は第１図と同様に汎用計算機（例
えばミニコンピユータあるいはマイクロコンピュータ）
によって総合的に制御される。ここで、２１１ 、２
１２−１−２ Ｉ ｎはそれぞれプロセッサ群である。
アレイプロセッサ装置は第１図と同様に汎用計算機（例
えばミニコンピユータあるいはマイクロコンピュータ）
によって総合的に制御される。ここで、２１１ 、２
１２−１−２ Ｉ ｎはそれぞれプロセッサ群である。
このグロセ。
す群２１１ ＋ ２２２〜２１ｎ はそれぞれ入力
”’ Ｉｌ ＋ Ｉ２ ＮＩ ｎおよび出力バス０１
＋ ０２〜Ｏｎの相互間に接続された複数個のシグナル
プロセッサＰＩｌ、Ｐ２！〜Ｐｍｌ、ＰＩ３，２２２〜
２ｍ１１．。
”’ Ｉｌ ＋ Ｉ２ ＮＩ ｎおよび出力バス０１
＋ ０２〜Ｏｎの相互間に接続された複数個のシグナル
プロセッサＰＩｌ、Ｐ２！〜Ｐｍｌ、ＰＩ３，２２２〜
２ｍ１１．。
Ｐ １ ｎ＋ Ｐ ２ ｎ ” ｐｍｎから構成されて
いる。このような構成の各プロセッサ群２１１〜２１ｎ
の出力パスＯ，〜Ｏｎの一端部は一括され、入出力制御
部２２を介して大容量メモリ２３に接続される。この大
容量メモリ２３は例えば半導体メモリあるいは磁気ディ
スク装置によって構成され、半導体メモリの場合はアレ
イプロセッサ装置に組込まれ、磁気ディスク装置の場合
は第１図に示す周辺装Ｍ、１３と同様にデータバスに接
続される。また、前記プロセッサ群２１２〜２Ｉｎの入
カパスエ２〜ＩｎにはそれぞれスイッチＳｚ ＋ Ｓ
ｓ 〜Ｓ ｎ全構成する可動接片Ｓ ２１１８３１〜Ｓ
ｎ１が設けられる。このスイッチ５２ｔＳ３〜Ｓｎの一
方固定接点Ｓ２ｚ＋Ｓｓｚ〜Ｓｎ２はそれぞれプロセッ
サ群２１１ ．２７２〜２ Ｊｎ−、（図示せず）の出
力バス０１＋０２〜Ｏｎ−■の他端部に接続され、スイ
ッチ８！＋８３〜Ｓｎの他方固定接続Ｓ２３．Ｓ３３〜
Ｓｎ３はそれぞれプロセッサ６１’２１＋ の入力バス
ＩＩに接続される。この入力パスＴｌは前記入出力制御
部２２を介して大容量メモリ２３に接続される。
いる。このような構成の各プロセッサ群２１１〜２１ｎ
の出力パスＯ，〜Ｏｎの一端部は一括され、入出力制御
部２２を介して大容量メモリ２３に接続される。この大
容量メモリ２３は例えば半導体メモリあるいは磁気ディ
スク装置によって構成され、半導体メモリの場合はアレ
イプロセッサ装置に組込まれ、磁気ディスク装置の場合
は第１図に示す周辺装Ｍ、１３と同様にデータバスに接
続される。また、前記プロセッサ群２１２〜２Ｉｎの入
カパスエ２〜ＩｎにはそれぞれスイッチＳｚ ＋ Ｓ
ｓ 〜Ｓ ｎ全構成する可動接片Ｓ ２１１８３１〜Ｓ
ｎ１が設けられる。このスイッチ５２ｔＳ３〜Ｓｎの一
方固定接点Ｓ２ｚ＋Ｓｓｚ〜Ｓｎ２はそれぞれプロセッ
サ群２１１ ．２７２〜２ Ｊｎ−、（図示せず）の出
力バス０１＋０２〜Ｏｎ−■の他端部に接続され、スイ
ッチ８！＋８３〜Ｓｎの他方固定接続Ｓ２３．Ｓ３３〜
Ｓｎ３はそれぞれプロセッサ６１’２１＋ の入力バス
ＩＩに接続される。この入力パスＴｌは前記入出力制御
部２２を介して大容量メモリ２３に接続される。
尚、前記シグナルプロセッサＰ、、−Ｐｍｎは総べて同
一４１４成であり、例えば−個の超ＬＳＩあるいは鍜数
個のＩＣで構成される。第３図はシグナルプロセッサの
一例を示すものであシ、３ノは入出力パスに接続される
入出力インタフェースである。また、３２はプログラム
メモリであシ、このメモリ３２に記憶されたプログラム
によってデータメモリ３３、係数メモリ３４がアクセス
され、処理用メモリ３５．和算器３６゜積算器３７を介
して所定の演算が行われる。この演算結果の出力あるい
は他のシグナルプロセッサや大容量メモリ２３とのデー
タの入出力は前記入出力インタフェース３１を介して行
われる。
一４１４成であり、例えば−個の超ＬＳＩあるいは鍜数
個のＩＣで構成される。第３図はシグナルプロセッサの
一例を示すものであシ、３ノは入出力パスに接続される
入出力インタフェースである。また、３２はプログラム
メモリであシ、このメモリ３２に記憶されたプログラム
によってデータメモリ３３、係数メモリ３４がアクセス
され、処理用メモリ３５．和算器３６゜積算器３７を介
して所定の演算が行われる。この演算結果の出力あるい
は他のシグナルプロセッサや大容量メモリ２３とのデー
タの入出力は前記入出力インタフェース３１を介して行
われる。
上記構成において、スイッチＳ、Ｉｓ２〜Ｓｎの可動接
片８２１〜Ｓｎ１が第２図に示す如く総べて固定接点Ｓ
Ｚ’ｌ−８Ｔ１２に接続されている場合最大ｎ段の・ぐ
イブライン処理ができる。また、可動接片５２１−８ｙ
１ｔｋ総べて固定接点８２３〜Ｓｎ３に接続した場合、
ＰｌｌからＰｍｎの全シグナルプロセッサによって並列
処理を行うことができる。このようなスイッチ８２〜Ｓ
ｎは手動あるいはソフトウェアによって切換え設定町簡
とされている。例えば固定化された処理を行う場合はス
イッチを所定の状態に固定しておき、時係列で変化する
処理を行う場合等においては高速演算が可能なように前
記汎用計算機によってゾログラマプルに切換えられる。
片８２１〜Ｓｎ１が第２図に示す如く総べて固定接点Ｓ
Ｚ’ｌ−８Ｔ１２に接続されている場合最大ｎ段の・ぐ
イブライン処理ができる。また、可動接片５２１−８ｙ
１ｔｋ総べて固定接点８２３〜Ｓｎ３に接続した場合、
ＰｌｌからＰｍｎの全シグナルプロセッサによって並列
処理を行うことができる。このようなスイッチ８２〜Ｓ
ｎは手動あるいはソフトウェアによって切換え設定町簡
とされている。例えば固定化された処理を行う場合はス
イッチを所定の状態に固定しておき、時係列で変化する
処理を行う場合等においては高速演算が可能なように前
記汎用計算機によってゾログラマプルに切換えられる。
上記構成によれば、スイッチ８２〜ｓｎを切換えること
により・やイブラインの段数あるいはシグナルプロセッ
サの並列度全任意に設定することが可能である。したが
って、処理目的やデータ量に応じてアレイプロセッサ装
ｖｉ１−Ｘ必要十分な構成とすることができるため、従
来に比べて優れた高速性、汎用性を実現できる。
により・やイブラインの段数あるいはシグナルプロセッ
サの並列度全任意に設定することが可能である。したが
って、処理目的やデータ量に応じてアレイプロセッサ装
ｖｉ１−Ｘ必要十分な構成とすることができるため、従
来に比べて優れた高速性、汎用性を実現できる。
また、１台のアレイグロ号ツサ装Ｗを各種処理目的に適
用することができるため、処理目的等に応じて専用の装
置を開発する必要がなく、経済性が優れている。
用することができるため、処理目的等に応じて専用の装
置を開発する必要がなく、経済性が優れている。
さらに、シグナルプロセッサがマトリクス状に配置され
ているため、スイッチ８２〜Ｓｎ′ｊｋ切換えるだけで
容易に構造を変えることができるとともに、この制御も
容易である。
ているため、スイッチ８２〜Ｓｎ′ｊｋ切換えるだけで
容易に構造を変えることができるとともに、この制御も
容易である。
また、ある構造において処理を行なっている場合、スイ
ッチ８２〜ｓｎの操作により必要に応シテハックアップ
用としてのシグナルプロセッサを接続することができる
ため、高信頼性設計が可能である。
ッチ８２〜ｓｎの操作により必要に応シテハックアップ
用としてのシグナルプロセッサを接続することができる
ため、高信頼性設計が可能である。
以上、詳述したようにこの発明によれば、スイッチ全切
換えることによりパイグラインの段数および並列度全任
意に設定することが可能であり、必要最小限の構成で優
れた高速性、汎用性会得ることが可能なアレイプロセッ
サ装置を提供できる。
換えることによりパイグラインの段数および並列度全任
意に設定することが可能であり、必要最小限の構成で優
れた高速性、汎用性会得ることが可能なアレイプロセッ
サ装置を提供できる。
第１図はアレイプロセッサ装置の使用形態を示す構成図
、第２図はこの発明に係わるアレイプロセッサ装置の一
実施例を示す構成図、第３図はシグナルプロセッサの一
例を示す構成図である。 ２ Ｊｌ 、 ２７２〜２１ｎ・・・プロセッサ群、
Ｐ １１−Ｐｍｎ・・・シグナルプロセラ？、１．〜Ｉ
ｎ・・・入力バスｘＯ１−Ｏｎ・・・出方バス、ｓＺ〜
ｓｎ・・・スイッチ、２３・・・大容量メモリ。 出願人代理人 弁理士 鈴 江 武 彦第１図 １１ ｎ３ 第３図 ３
、第２図はこの発明に係わるアレイプロセッサ装置の一
実施例を示す構成図、第３図はシグナルプロセッサの一
例を示す構成図である。 ２ Ｊｌ 、 ２７２〜２１ｎ・・・プロセッサ群、
Ｐ １１−Ｐｍｎ・・・シグナルプロセラ？、１．〜Ｉ
ｎ・・・入力バスｘＯ１−Ｏｎ・・・出方バス、ｓＺ〜
ｓｎ・・・スイッチ、２３・・・大容量メモリ。 出願人代理人 弁理士 鈴 江 武 彦第１図 １１ ｎ３ 第３図 ３
Claims (1)
- 人出力バス間にシグナルプロセッサが複数個並列接続さ
れたプロセッサ群と、このプロセッサ群が出力バスを介
して複数個接続される記憶部と、これら複数個のプロセ
ッサ群の入力・マスを共通ｙ＆統あるいは隣接するプロ
セッサ群の入出力バス全それぞれ接続してプロセッサ群
を前記記憶部に対して直列あるいは並列に接続するスイ
ッチとを具備したことｔ％淑とするアレイプロセッサ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171882A JPS5960683A (ja) | 1982-09-30 | 1982-09-30 | アレイプロセッサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171882A JPS5960683A (ja) | 1982-09-30 | 1982-09-30 | アレイプロセッサ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5960683A true JPS5960683A (ja) | 1984-04-06 |
| JPH0318222B2 JPH0318222B2 (ja) | 1991-03-12 |
Family
ID=15931540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171882A Granted JPS5960683A (ja) | 1982-09-30 | 1982-09-30 | アレイプロセッサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5960683A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61156363A (ja) * | 1984-12-27 | 1986-07-16 | Toshiba Corp | デ−タ処理装置 |
| JPS636656A (ja) * | 1986-06-27 | 1988-01-12 | Nec Corp | アレイプロセツサ |
| JPS63113752A (ja) * | 1986-10-31 | 1988-05-18 | Nec Corp | アレイプロセツサ |
| WO2000028430A1 (en) * | 1998-11-10 | 2000-05-18 | Fujitsu Limited | Parallel processor system |
| JP2017225166A (ja) * | 2013-03-12 | 2017-12-21 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 構成可能なマルチコアネットワークプロセッサ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135263A (en) * | 1980-03-24 | 1981-10-22 | Nec Corp | Real-time signal processor on multiprocessor system |
-
1982
- 1982-09-30 JP JP57171882A patent/JPS5960683A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135263A (en) * | 1980-03-24 | 1981-10-22 | Nec Corp | Real-time signal processor on multiprocessor system |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61156363A (ja) * | 1984-12-27 | 1986-07-16 | Toshiba Corp | デ−タ処理装置 |
| JPS636656A (ja) * | 1986-06-27 | 1988-01-12 | Nec Corp | アレイプロセツサ |
| JPS63113752A (ja) * | 1986-10-31 | 1988-05-18 | Nec Corp | アレイプロセツサ |
| WO2000028430A1 (en) * | 1998-11-10 | 2000-05-18 | Fujitsu Limited | Parallel processor system |
| GB2359162A (en) * | 1998-11-10 | 2001-08-15 | Fujitsu Ltd | Parallel processor system |
| US6567909B2 (en) | 1998-11-10 | 2003-05-20 | Fujitsu Limited | Parallel processor system |
| GB2359162B (en) * | 1998-11-10 | 2003-09-10 | Fujitsu Ltd | Parallel processor system |
| JP2017225166A (ja) * | 2013-03-12 | 2017-12-21 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | 構成可能なマルチコアネットワークプロセッサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0318222B2 (ja) | 1991-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109543832B (zh) | 一种计算装置及板卡 | |
| CN109522052B (zh) | 一种计算装置及板卡 | |
| GB1026890A (en) | Computer organization | |
| CN110059797B (zh) | 一种计算装置及相关产品 | |
| JPS5960683A (ja) | アレイプロセッサ装置 | |
| CN111260043B (zh) | 数据选择器、数据处理方法、芯片及电子设备 | |
| CN113626083B (zh) | 数据处理装置以及相关产品 | |
| JP2846904B2 (ja) | 付加演算装置制御方式 | |
| JPH0250220A (ja) | 集約演算処理機構 | |
| JP2696903B2 (ja) | 数値計算装置 | |
| JPH07122869B2 (ja) | ネットワーク | |
| JPS60205647A (ja) | デ−タ処理装置 | |
| JPS6269321A (ja) | プロセススイツチ方式 | |
| JPH0475160A (ja) | データ処理装置 | |
| JP2859645B2 (ja) | ベクトル処理システム | |
| JP2835366B2 (ja) | 高速フーリエ変換用アドレス情報発生装置 | |
| JP2906449B2 (ja) | ビットマップディスプレイ制御装置 | |
| KR920008212B1 (ko) | MSCM(Mixed Shuffle Connection Method)을 이용한 이차원 FFT(Fast Fourier Transform)프로세서. | |
| Smith | Cellular automata | |
| JPS6362012B2 (ja) | ||
| JPH02194466A (ja) | ニューラルネットワークシミュレータ | |
| JPH0695304B2 (ja) | デ−タ処理装置 | |
| HK1248860B (zh) | 数据处理方法和装置、服务器 | |
| JPS58140849A (ja) | プログラマブルロジツクコントロ−ラ | |
| JPS636656A (ja) | アレイプロセツサ |