JPS5961033A - 高融点金属シリサイド層の形成方法 - Google Patents
高融点金属シリサイド層の形成方法Info
- Publication number
- JPS5961033A JPS5961033A JP57169535A JP16953582A JPS5961033A JP S5961033 A JPS5961033 A JP S5961033A JP 57169535 A JP57169535 A JP 57169535A JP 16953582 A JP16953582 A JP 16953582A JP S5961033 A JPS5961033 A JP S5961033A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- melting point
- high melting
- silicon layer
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、半導体装置における配線の形成方法に関し、
さらに詳しく述べると、高融点金属の珪化物（以下、シ
リサイドと記す）からなる配線層を形成する方法に関す
る。
さらに詳しく述べると、高融点金属の珪化物（以下、シ
リサイドと記す）からなる配線層を形成する方法に関す
る。
（２）技術の背景
半導体装置の配線として今までアルミニウムＣＡｔ）等
の金属が多用されてきたことは周知の通シである。しか
しながら、Ａ／−配線は、その材料の融点が低いため、
高温処理工程がすべて完了した後でなければ形成するこ
とができないという欠点を有していた。したがって、現
在、多層配線構造を形成する場合など、多結晶シリコン
の層が多く配線として用いられている。多結晶シリコン
の層は、通常、高濃度に不純物（リン、ヒ素、？ロンな
ど）をドープした形で用いられているけれども、これは
、高融点であることに加えて、加工性が良好である、安
定性がある、等の注目すべき利点を有している。
の金属が多用されてきたことは周知の通シである。しか
しながら、Ａ／−配線は、その材料の融点が低いため、
高温処理工程がすべて完了した後でなければ形成するこ
とができないという欠点を有していた。したがって、現
在、多層配線構造を形成する場合など、多結晶シリコン
の層が多く配線として用いられている。多結晶シリコン
の層は、通常、高濃度に不純物（リン、ヒ素、？ロンな
ど）をドープした形で用いられているけれども、これは
、高融点であることに加えて、加工性が良好である、安
定性がある、等の注目すべき利点を有している。
（３）従来技術と問題点
多くのすぐれた特徴を有している多結晶シリコン配線ｆ
ＣもＭ要な欠点が１つある。すなわち、配線抵抗が大き
いことがそれである。多結晶シリコン配線の抵抗は、Ａ
ｔ配線のそれに比してはるかに高く、シたがって、アク
セスタイムの遅延を生じる。このような配線抵抗に係る
欠点は、半導体装置の高密度化が進むにつれて、ぜひと
も解消しなければならない問題となっている。
ＣもＭ要な欠点が１つある。すなわち、配線抵抗が大き
いことがそれである。多結晶シリコン配線の抵抗は、Ａ
ｔ配線のそれに比してはるかに高く、シたがって、アク
セスタイムの遅延を生じる。このような配線抵抗に係る
欠点は、半導体装置の高密度化が進むにつれて、ぜひと
も解消しなければならない問題となっている。
配線材料として、モリブデン（Ｍｏ）やタングステン（
Ｖｖ’ ）などのような高融点金属を単体で使用する試
みもなされている。が、この配線は、多結晶シリコンよ
シも抵抗が約２桁低いというものの、化学的安定性に劣
るという欠点を有している。すなわち、高融点金属配線
は、Ａｔ配線と同様に汚染を受けやすく、化学薬品に侵
されやすく、高温度において酸化されやすいという欠点
を有しておシ、多結晶シリコンダート・プロセスとの互
換性が不存在である。
Ｖｖ’ ）などのような高融点金属を単体で使用する試
みもなされている。が、この配線は、多結晶シリコンよ
シも抵抗が約２桁低いというものの、化学的安定性に劣
るという欠点を有している。すなわち、高融点金属配線
は、Ａｔ配線と同様に汚染を受けやすく、化学薬品に侵
されやすく、高温度において酸化されやすいという欠点
を有しておシ、多結晶シリコンダート・プロセスとの互
換性が不存在である。
最近は、高融な金属のシリサイド膜、例えばＭｏ Ｓ
ｌ ２膜などを高融点金属単体に代えて用いる方法が注
目されている。かかるシリサイド膜は、高温処理にも十
分に耐えることができ、しかも多結晶シリコン膜に較べ
て約１桁低い配線抵抗を有している。但し、このような
シリサイド膜も汚染に弱いという欠点を有しておシ、パ
シベーション膜を形成したシ多結晶シリコン層をひいた
シの付加的なかつ煩雑な処理作業を不可避としている。
ｌ ２膜などを高融点金属単体に代えて用いる方法が注
目されている。かかるシリサイド膜は、高温処理にも十
分に耐えることができ、しかも多結晶シリコン膜に較べ
て約１桁低い配線抵抗を有している。但し、このような
シリサイド膜も汚染に弱いという欠点を有しておシ、パ
シベーション膜を形成したシ多結晶シリコン層をひいた
シの付加的なかつ煩雑な処理作業を不可避としている。
（４）発明の目的
本発明の目的は、多結晶シリコン配線層の有する良さ圧
着目し、その良さを生かしつつ配線の抵抗だけを下ける
ことができかつ多結晶シリコン配線層の形成に準じた方
法によって処理を行なうことができる改良された配線層
形成方法を提供することにある。
着目し、その良さを生かしつつ配線の抵抗だけを下ける
ことができかつ多結晶シリコン配線層の形成に準じた方
法によって処理を行なうことができる改良された配線層
形成方法を提供することにある。
（５）発明の構成
不発切者は、このたび、多結晶シリコンヶ゛−ト・プロ
セスを殆んど変更しないで、すなわち、従来の多結晶シ
リコン膜に高融点金属を打ち込むだけで、上記した目的
を達成し得るということを見い出した。本発明方法は、
高融点金属シリサイド層を形成する方法であって、下記
の工程：多結晶シリコン層を形成すること、 該多結晶シリコン層に不純物をドープすること、該不純
物をドーグした多結晶シリコン層にイオン注入によシ高
融点金属を注入すること、及び高融点金属が注入された
多結晶シリコン層をアニールすること、 を含んでなることを’ｌとしている。
セスを殆んど変更しないで、すなわち、従来の多結晶シ
リコン膜に高融点金属を打ち込むだけで、上記した目的
を達成し得るということを見い出した。本発明方法は、
高融点金属シリサイド層を形成する方法であって、下記
の工程：多結晶シリコン層を形成すること、 該多結晶シリコン層に不純物をドープすること、該不純
物をドーグした多結晶シリコン層にイオン注入によシ高
融点金属を注入すること、及び高融点金属が注入された
多結晶シリコン層をアニールすること、 を含んでなることを’ｌとしている。
本発明を実施する場合、周期律表ＩＶ−Ａ族、第Ｖ−Ａ
族及び第Ｖｌ−Ａ族に属する金属グループから選ばれた
高融点金属を任意に使用して既に形成しである多結晶シ
リインのＭＫ打ち込むことかできる。具体的には、Ｍｏ
、Ｗ、Ｔｉ（チタン）。
族及び第Ｖｌ−Ａ族に属する金属グループから選ばれた
高融点金属を任意に使用して既に形成しである多結晶シ
リインのＭＫ打ち込むことかできる。具体的には、Ｍｏ
、Ｗ、Ｔｉ（チタン）。
Ｔａ （タンタル） 、 Ｎｂ （’ニオブ） 、
Ｐｔ （白金）などを代表的な高融点金属としてあげる
ことができる。このよう々金属の打ち込みには、好寸し
くは、イオン注入を、例えば１００〜２００ｅＶの注入
エネルギー及び約１０ イオン／Ｃｒｎ のオー
ダーの注スト〜ズを適用して、利用することができる。
Ｐｔ （白金）などを代表的な高融点金属としてあげる
ことができる。このよう々金属の打ち込みには、好寸し
くは、イオン注入を、例えば１００〜２００ｅＶの注入
エネルギー及び約１０ イオン／Ｃｒｎ のオー
ダーの注スト〜ズを適用して、利用することができる。
高融点金属の打ち込みによシ形成されるシリサイドは、
その金属をＭで表わした場合、ＭＳｌ２．ＭＳｌ。
その金属をＭで表わした場合、ＭＳｌ２．ＭＳｌ。
Ｍ Ｓｌ 、 ＭＳｌ３． Ｍ２８１３等のいろいろな
形輻をとることができる。
形輻をとることができる。
高融点金属の打ち込みに先がけて多結晶シリコンの層に
ドープする不純物として、例えば、ｐ形不純物としての
周期律表で３価の元素（ボロン。
ドープする不純物として、例えば、ｐ形不純物としての
周期律表で３価の元素（ボロン。
ガリウム、インジウムなど）、そしてｎ形不純物トシて
の５価の元素（リン、ヒ素、アンチモンなど）をあげる
ことができる。これらの元素を適当な不純物源から拡散
によりドープするか、もしくは、それが実施できない場
合、不純物のイオン化を行なって後にイオン注入によシ
ドープするのが好ましい。
の５価の元素（リン、ヒ素、アンチモンなど）をあげる
ことができる。これらの元素を適当な不純物源から拡散
によりドープするか、もしくは、それが実施できない場
合、不純物のイオン化を行なって後にイオン注入によシ
ドープするのが好ましい。
最初の工程である多結晶シリコンの層の形成は、常法に
従って、例えば減圧ＣＶＤ法により有利に実施すること
ができる。−例を示すと、ン２／（Ｓ１１ｉ４）ガスを
使用して６２５℃の温度及び０．２トルの減圧を適用し
て膜厚が３０００〜４０００１となるまで多結晶シリコ
ンを成長させるのが好ましい。
従って、例えば減圧ＣＶＤ法により有利に実施すること
ができる。−例を示すと、ン２／（Ｓ１１ｉ４）ガスを
使用して６２５℃の温度及び０．２トルの減圧を適用し
て膜厚が３０００〜４０００１となるまで多結晶シリコ
ンを成長させるのが好ましい。
最後の７ニールエ程であるが、これは、アルゴン雰囲気
中又はアルゴン及び水素の混合雰囲気中で１０５０〜１
１００℃の温度を適用して有利に実施することができる
。その際、この技術分野において普通に用いられている
電気炉を使用して加熱を行なってもよく、さもなければ
、必要に応じて、レーザビーム及び電子ビームアニール
装［ｔ［用して加熱を行なってもよい。シリサイド層は
高温下に安定である。
中又はアルゴン及び水素の混合雰囲気中で１０５０〜１
１００℃の温度を適用して有利に実施することができる
。その際、この技術分野において普通に用いられている
電気炉を使用して加熱を行なってもよく、さもなければ
、必要に応じて、レーザビーム及び電子ビームアニール
装［ｔ［用して加熱を行なってもよい。シリサイド層は
高温下に安定である。
（６）発明の実施例
次に、添付の図面を参照しながら本発明方法の好ましい
一例を説明する。
一例を説明する。
第１図は、本発明方法を適用して得られる、２／ｉｌ結
Ａシリコン１トランジスタ１キヤパシタ構造を有する半
導体装置の一例を示した断面図である。この図において
、ｌはｐ形シリコン基板、２はＳｉＯ２からなるフィー
ルド絶縁膜、３は第１多結晶シリコン層、４は第２多結
晶シリコン層、５は第１多結晶シリコン層３の５Ｉ０２
薄膜、６は第１及び第２の多結晶シリコン層３及び４を
分離する５１０２薄膜、７はＰＳＧ層間絶縁膜、８はＮ
＋拡散層、そして９はＡｔ層である。
Ａシリコン１トランジスタ１キヤパシタ構造を有する半
導体装置の一例を示した断面図である。この図において
、ｌはｐ形シリコン基板、２はＳｉＯ２からなるフィー
ルド絶縁膜、３は第１多結晶シリコン層、４は第２多結
晶シリコン層、５は第１多結晶シリコン層３の５Ｉ０２
薄膜、６は第１及び第２の多結晶シリコン層３及び４を
分離する５１０２薄膜、７はＰＳＧ層間絶縁膜、８はＮ
＋拡散層、そして９はＡｔ層である。
ここで、第２多結晶シリコン層４．５１０２池膜６及び
基板１はＭＯ８）ランジスタを形成し、一方、第１多結
晶シリコン層３、ＳｉＯ２？％ｊ膜５及び基板１はキャ
パシタを形成し、これらＭＯＳトランジスタとキャパシ
タとが組み合わされてｌメモリセルを形成する。これが
、いわゆる１トランジスタ型メモリセルである。なお、
第２多結晶シリコン層４はワード線として作用し、Ａｔ
層９はビット線として作用するものである。
基板１はＭＯ８）ランジスタを形成し、一方、第１多結
晶シリコン層３、ＳｉＯ２？％ｊ膜５及び基板１はキャ
パシタを形成し、これらＭＯＳトランジスタとキャパシ
タとが組み合わされてｌメモリセルを形成する。これが
、いわゆる１トランジスタ型メモリセルである。なお、
第２多結晶シリコン層４はワード線として作用し、Ａｔ
層９はビット線として作用するものである。
第２多結晶シリコン層４のケ゛−ト及びワード線の形成
に際して本発明を適用する。すなわち、多結晶シリコン
層を成長させた後、その配線抵抗を低下させるために例
えばリン、ヒ素などのような不純物をドープし、その後
、例えばＭｏ、Ｗなどのような高融点金属をイオン注入
により打ち込み、そして最後にアニールする。
に際して本発明を適用する。すなわち、多結晶シリコン
層を成長させた後、その配線抵抗を低下させるために例
えばリン、ヒ素などのような不純物をドープし、その後
、例えばＭｏ、Ｗなどのような高融点金属をイオン注入
により打ち込み、そして最後にアニールする。
次いで、本発明を実施する際の各工程を順を追って説明
しよう（第２ａ図、第２ｂ図及び第２ｃ図を参照された
い）。
しよう（第２ａ図、第２ｂ図及び第２ｃ図を参照された
い）。
先ず、第２ａ図に図示の工程で多結晶シリコン層を形成
する。これは、先にも述べたよう例、減圧ＣＶＤ法を適
用して行なうことができる。引き続いて、第２ｂ図に図
示の不純物のドープを実施する。例／ｌば、リンをドー
プしようと思う場合、例えばｐｏｃｔ３． ｐＣｚ３の
ような不純物源を用意して１０５０〜１１００℃の温度
で拡散を行なうことによυこれを実施することができる
。もちろん、拡散に代えてイオン注入を利用することも
できる。
する。これは、先にも述べたよう例、減圧ＣＶＤ法を適
用して行なうことができる。引き続いて、第２ｂ図に図
示の不純物のドープを実施する。例／ｌば、リンをドー
プしようと思う場合、例えばｐｏｃｔ３． ｐＣｚ３の
ような不純物源を用意して１０５０〜１１００℃の温度
で拡散を行なうことによυこれを実施することができる
。もちろん、拡散に代えてイオン注入を利用することも
できる。
不純物のドープが所望のレベルまで完了した後、例えば
Ｍｏ 、 Ｗｏなどのような高融点金属の打ち込みを
行なう。これは、ＭｏＦ６． ｗＦ６などのようなソー
スを使用して、１００〜２００ ｅＶのエネルギー及び
１０１６のドーズでイオン注入により実施することがで
きる。このようにして形成されるシリサイド膜において
、それに含まれる高融点金属の濃度は表面及び境界が低
くなるように分布しておシ、よって酸化されにくいとい
う特徴がある。なお、不純物ドープ後の多結晶シリコン
層に打ち込まれるべき高融点金属は第２ｃ図においてＭ
＋で示されている。引き続いて、図示されていないけれ
ども、形成されたシリサイド膜を高温度でアニール又は
酸化する。すると、シリサイド膜の結晶粒径が大きくな
り、その抵抗が低下する。
Ｍｏ 、 Ｗｏなどのような高融点金属の打ち込みを
行なう。これは、ＭｏＦ６． ｗＦ６などのようなソー
スを使用して、１００〜２００ ｅＶのエネルギー及び
１０１６のドーズでイオン注入により実施することがで
きる。このようにして形成されるシリサイド膜において
、それに含まれる高融点金属の濃度は表面及び境界が低
くなるように分布しておシ、よって酸化されにくいとい
う特徴がある。なお、不純物ドープ後の多結晶シリコン
層に打ち込まれるべき高融点金属は第２ｃ図においてＭ
＋で示されている。引き続いて、図示されていないけれ
ども、形成されたシリサイド膜を高温度でアニール又は
酸化する。すると、シリサイド膜の結晶粒径が大きくな
り、その抵抗が低下する。
さらに、本発明方法は、多結晶シリコンの酸化後でもそ
の酸化膜（ＳｉＯ２）を通してイオン注入を行なうこと
ができる。この方法では、表面ＫＳＩＯ２膜があるので
、酸化され＋すいＭＯやＷの膜の処理が容易になシ、引
き続（ＰＳＧの成長（４００〜４５０℃）時にもＭ、や
Ｗが酸化されない。
の酸化膜（ＳｉＯ２）を通してイオン注入を行なうこと
ができる。この方法では、表面ＫＳＩＯ２膜があるので
、酸化され＋すいＭＯやＷの膜の処理が容易になシ、引
き続（ＰＳＧの成長（４００〜４５０℃）時にもＭ、や
Ｗが酸化されない。
（７）発明の効果
本発明に従うと、多結晶シリコン配線の特徴である良好
な加工性及び安定性を生がしたシリサイド配線を非常に
簡単に形成することができる。形成される配線は、もち
ろん、シリサイドの％徴である多結晶シリコンよシ約１
桁低い抵抗を有している。さらに、本発明に従うと、高
融点金属の濃度が表面で低くなるのでシリサイド膜が酸
化されにくくなシ、よって、その処理とが補正とが容易
になる。
な加工性及び安定性を生がしたシリサイド配線を非常に
簡単に形成することができる。形成される配線は、もち
ろん、シリサイドの％徴である多結晶シリコンよシ約１
桁低い抵抗を有している。さらに、本発明に従うと、高
融点金属の濃度が表面で低くなるのでシリサイド膜が酸
化されにくくなシ、よって、その処理とが補正とが容易
になる。
第１図は、本発明によシ得られる半導体装置の一例を示
した断面図、そして 第２ａ図、第２ｂ図及び第２ｃ図は、それぞれ、本発明
の工程を順を追って示した断面図である。 図中、１は基板、２はフィールド絶縁膜、３は第１多結
晶シリコン層、４は第２多結晶シリコン層、５及び６は
ＳｉＯ２薄膜、７はＰＳＧ層間絶縁膜、８はＮ＋拡散層
、そして９はＡｔ層である。 髄許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
した断面図、そして 第２ａ図、第２ｂ図及び第２ｃ図は、それぞれ、本発明
の工程を順を追って示した断面図である。 図中、１は基板、２はフィールド絶縁膜、３は第１多結
晶シリコン層、４は第２多結晶シリコン層、５及び６は
ＳｉＯ２薄膜、７はＰＳＧ層間絶縁膜、８はＮ＋拡散層
、そして９はＡｔ層である。 髄許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士 西 舘 和 之 弁理士 内 １）幸 男 弁理士 山 口 昭 之
Claims (1)
- 【特許請求の範囲】 １ 高融点金属シリサイド層を形成する方法において、
下記の工程゛ 多結晶シリコン層を形成すること、 該多結晶シリコン層に不純物をドープすること、該不純
物をドープした多結晶シリコン層にイオン注入により高
融点金属を注入すること、及び高融点金属が注入された
多結晶シリコン層をアニールすること、 を含んでなることを特徴とする高融点金属シリサイド層
の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57169535A JPS5961033A (ja) | 1982-09-30 | 1982-09-30 | 高融点金属シリサイド層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57169535A JPS5961033A (ja) | 1982-09-30 | 1982-09-30 | 高融点金属シリサイド層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961033A true JPS5961033A (ja) | 1984-04-07 |
| JPH0377658B2 JPH0377658B2 (ja) | 1991-12-11 |
Family
ID=15888290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57169535A Granted JPS5961033A (ja) | 1982-09-30 | 1982-09-30 | 高融点金属シリサイド層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961033A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6486560A (en) * | 1987-09-29 | 1989-03-31 | Nippon Telegraph & Telephone | Manufacture of semiconductor device |
| US5420074A (en) * | 1990-07-05 | 1995-05-30 | Kabushiki Kaisha Toshiba | Method for burying low resistance material in a contact hole |
-
1982
- 1982-09-30 JP JP57169535A patent/JPS5961033A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6486560A (en) * | 1987-09-29 | 1989-03-31 | Nippon Telegraph & Telephone | Manufacture of semiconductor device |
| US5420074A (en) * | 1990-07-05 | 1995-05-30 | Kabushiki Kaisha Toshiba | Method for burying low resistance material in a contact hole |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377658B2 (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3781666B2 (ja) | ゲート電極の形成方法及びゲート電極構造 | |
| KR100319021B1 (ko) | 반도체장치및그제조방법 | |
| US6091152A (en) | Semiconductor device and method for fabricating the same | |
| US4450620A (en) | Fabrication of MOS integrated circuit devices | |
| US4762801A (en) | Method of fabricating polycrystalline silicon resistors having desired temperature coefficients | |
| JPH10256256A (ja) | 半導体装置の銅金属配線形成方法 | |
| NL8203350A (nl) | Kobaltsilicidemetallisatie voor halfgeleidertransistoren. | |
| KR19990072884A (ko) | 다결정실리콘구조물의제조방법 | |
| JPH0624226B2 (ja) | スタック形ｃｍｏｓ装置の製造方法 | |
| JPH10209168A (ja) | 半導体装置の製造方法 | |
| JPS59210642A (ja) | 半導体装置の製造方法 | |
| JP2006522481A (ja) | Ｍｏｓトランジスタのためのゲート電極 | |
| US5624867A (en) | Low temperature formation of palladium silicided shallow junctions using implant through metal/silicide technology | |
| US5286678A (en) | Single step salicidation process | |
| US5240511A (en) | Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient | |
| CN100421219C (zh) | 半导体器件制造方法和半导体器件 | |
| JPH0377658B2 (ja) | ||
| JPH0614549B2 (ja) | 薄膜トランジスタ | |
| JPH0613402A (ja) | 半導体装置の製造方法 | |
| KR100369340B1 (ko) | 티타늄실리사이드의 형성 방법 | |
| JPS6165470A (ja) | 半導体集積回路装置 | |
| US7314796B2 (en) | Methods for reducing wordline sheet resistance | |
| JP3216559B2 (ja) | 半導体装置の製造方法 | |
| US20030092249A1 (en) | Lightly-insitu-doped amorphous silicon applied in DRAM gates | |
| JPS61174745A (ja) | 半導体装置の製造方法 |