JPH10256256A - 半導体装置の銅金属配線形成方法 - Google Patents

半導体装置の銅金属配線形成方法

Info

Publication number
JPH10256256A
JPH10256256A JP10008037A JP803798A JPH10256256A JP H10256256 A JPH10256256 A JP H10256256A JP 10008037 A JP10008037 A JP 10008037A JP 803798 A JP803798 A JP 803798A JP H10256256 A JPH10256256 A JP H10256256A
Authority
JP
Japan
Prior art keywords
film
forming
diffusion
copper
diffusion barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10008037A
Other languages
English (en)
Other versions
JP3704427B2 (ja
Inventor
Tetsujun Ken
▲てつ▼ 純 權
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH10256256A publication Critical patent/JPH10256256A/ja
Application granted granted Critical
Publication of JP3704427B2 publication Critical patent/JP3704427B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/051—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/038—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 半導体基板と銅金属膜間の拡散を防止し得る
非晶質拡散防止膜を有する半導体装置の銅金属配線形成
方法を提供する。 【解決手段】 半導体装置の銅金属配線形成方法は、半
導体基板上に層間絶縁膜１５ａ及び拡散防止膜を順次に
形成する。前記拡散防止膜はＭｏ、Ｗ、Ｔｉ、Ｔａ、Ｗ
Ｎ、ＴｉＷ、ＴｉＮ及びその組合中から選択された一つ
を利用して化学気相蒸着法で形成する。続いて、前記拡
散防止膜に不純物をイオン注入して非晶質拡散防止膜１
７ａを形成した後、前記非晶質拡散防止膜上に銅膜１９
ａを形成する。前記不純物はボロン（Ｂ）、窒素（Ｎ）
及びシリコン（Ｓｉ）中から選択された一つを利用す
る。こうすれば、前記非晶質拡散防止膜を通じる銅の拡
散を防止し得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に半導体装置の銅金属配線形成方法に関す
る。
【０００２】
【従来の技術】一般的に半導体装置の金属配線方法は、
半導体装置の作動速度、収率及び信頼性を決定する要因
になるため、半導体製造工程中非常に重要な位置を占め
ている。従来集積度が低い半導体装置において、純粋ア
ルミニウム（ａｌｕｍｉｎｉｕｍ）を使用して金属配線
層を形成したが、アルミニウム層は焼結（ｓｉｎｔｅｒ
ｉｎｇ）段階で温度が上がることによってシリコン基板
からシリコン原子を吸収して接合スパイキング（ｓｐｉ
ｋｉｎｇ）を発生するため、アルミニウムをシリコンで
過飽和させたＡｌ−１％Ｓｉが金属配線層の材料で広く
使われてきた。
【０００３】しかし、このようなＡｌ−１％Ｓｉを使用
して半導体装置の配線層を形成する場合、約４５０℃以
上の温度で熱処理するとき配線層からシリコンが析出し
てシリコン残査を形成し、コンタクトホール（ｃｏｎｔ
ａｃｔ ｈｏｌｅ）ではシリコン粒子の固相エピタキシ
ャル成長（ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ）により
シリコンノジュール（Ｓｉ−ｎｏｄｕｌｅ）が形成さ
れ、金属配線層の抵抗も接触抵抗も増加させる。金属配
線層とシリコン基板間の前記のような反応によるアルミ
ニウムスパイキングやシリコン残査またはシリコンノジ
ュールの形成を防止するため、金属配線層とシリコン基
板、または絶縁層間に拡散防止膜、例えばＴｉＮ薄膜を
形成することが公知になっている。
【０００４】一方、半導体素子の面積の持続的な縮小に
より、従来のアルミニウム金属よりさらに低い比抵抗値
を有する銅が次世代金属配線材料として注目されるよう
になてきた。
【０００５】ところが、銅は拡散防止膜内の拡散速度が
アルミニウムに比べて非常に大きく、既存のＴｉＮ膜で
は６００℃以上の温度で拡散防止力を喪失する。その原
因はＴｉＮ薄膜は結晶粒子構造が円柱状構造（ｃｏｌｕ
ｍｎａｒ ｓｔｒｕｃｔｕｒｅ）なので、結晶粒界（ｇ
ｒａｉｎ ｂｏｕｎｄａｒｙ）に沿って主に拡散する銅
を効果的に遮断できないためである。また、ＴｉＮ薄膜
はスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）方法により
形成するため、輻射損失による薄膜の欠陥発生が高いだ
けでなく段差被覆性（ｓｔｅｐ ｃｏｖｅｒａｇｅ）が
悪いという短所がある。
【０００６】
【発明が解決しようとする課題】本発明の技術的課題
は、段差被覆性が優秀で、結晶粒界を通じる銅の拡散を
遮断し得る非晶質拡散防止膜を有する半導体装置の銅金
属配線形成方法を提供することである。
【０００７】
【課題を解決するための手段】前記技術的課題を達成す
るために、本発明の一例による半導体装置の銅金属配線
形成方法は半導体基板上に層間絶縁膜（ｉｎｔｅｒ ｌ
ｅｖｅｌ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ）及び拡
散防止膜（ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ ｆｉ
ｌｍ）を順次に形成する。前記拡散防止膜はＭｏ、Ｗ、
Ｔｉ、Ｔａ、ＷＮ、ＴｉＷ、ＴｉＮ及びその組合中から
選択された一つを利用して形成する。続いて、前記拡散
防止膜に不純物をイオン注入して非晶質拡散防止膜を形
成した後、前記非晶質拡散防止膜上に銅膜を形成する。
前記不純物は、ボロン（Ｂ）、窒素（Ｎ）及びシリコン
（Ｓｉ）中から選択された一つを利用する。こうすれ
ば、前記銅膜の銅が非晶質拡散防止膜によって前記層間
絶縁膜に拡散しなくなる。
【０００８】また、本発明の他の例による半導体装置の
銅金属配線形成方法は、半導体基板上に層間絶縁膜を形
成した後、蝕刻して前記半導体基板を露出させるコンタ
クトホールを形成する。続いて、前記露出した半導体基
板と層間絶縁膜上に拡散防止膜を形成する。前記拡散防
止膜は、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、ＷＮ、ＴｉＷ、ＴｉＮ
及びその組合中から選択された一つを利用して形成す
る。次に、前記拡散防止膜に不純物をイオン注入して非
晶質拡散防止膜を形成する。前記不純物は、ボロン
（Ｂ）、窒素（Ｎ）及びシリコン（Ｓｉ）中から選択さ
れた一つを利用する。続けて、前記非晶質拡散防止膜上
に銅膜を形成する。こうすれば、前記銅膜の銅が非晶質
拡散防止膜によって前記半導体基板へ拡散しなくなる。
【０００９】また、本発明のまた他の例による半導体装
置の銅金属配線形成方法は、半導体基板上に第１銅膜及
び層間絶縁膜を順次に形成する。続いて、前記層間絶縁
膜を蝕刻して前記第１銅膜を露出させるブァイアホール
（ｖｉａ ｈｏｌｅ）を形成した後、前記露出された第
１銅膜と層間絶縁膜上に拡散防止膜を形成する。前記拡
散防止膜は、Ｍｏ、Ｗ、Ｔｉ、Ｔａ、ＷＮ、ＴｉＷ、Ｔ
ｉＮ及びその組合中から選択された一つを利用して形成
する。次に、前記拡散防止膜に不純物をイオン注入して
非晶質拡散防止膜を形成した後、前記非晶質拡散防止膜
上に第２銅膜を形成する。前記不純物は、ボロン
（Ｂ）、窒素（Ｎ）及びシリコン（Ｓｉ）中から選択さ
れた一つを利用する。
【００１０】また、本発明のまた他の例による半導体装
置の銅金属配線形成方法は、半導体基板上に第１層間絶
縁膜を形成した後蝕刻し、前記半導体基板を露出させる
コンタクトホールを形成する。続いて、前記露出した半
導体基板及び第１層間絶縁膜上に第１拡散防止膜を形成
した後、前記第１拡散防止膜に不純物をイオン注入し第
１非晶質拡散防止膜を形成する。
【００１１】次に、前記第１非晶質拡散防止膜上に第１
銅膜及び第２拡散防止膜を順次に形成する。続いて、前
記第２拡散防止膜上に不純物をイオン注入して第２非晶
質拡散防止膜を形成する。続けて、前記第２非晶質拡散
防止膜の全面に第２層間絶縁膜を形成した後、前記第２
層間絶縁膜及び第２非晶質拡散防止膜を蝕刻し前記第１
銅膜を露出させるブァイアホールを形成する。前記ブァ
イアホールを形成した基板の全面に第３拡散防止膜を形
成した後、前記第３拡散防止膜上に不純物をイオン注入
し、第３非晶質拡散防止膜を形成する。続いて、前記第
３非晶質拡散防止膜上に前記ブァイアホールを埋立し得
るように第２銅膜を形成する。
【００１２】本発明の半導体装置の銅金属配線形成方法
によれば、拡散防止膜を形成した後、拡散防止膜に不純
物をイオン注入し、結晶構造を非晶質化させることによ
って結晶粒界を通じる銅の拡散を防止することができ
る。
【００１３】
【発明の実施の形態】以下、添付した図面を参照して本
発明の一実施例を詳細に説明する。図１に示すように、
フィールド酸化膜３によって限定される半導体基板１の
活性領域にゲート酸化膜５、ゲート電極７、スペーサ
９、ソース／ドレーン領域１１及びキャッピング絶縁膜
１３で構成されたトランジスターを形成する。このと
き、フィールド絶縁膜３上にもゲート電極７及びキャッ
ピング絶縁膜１３が形成される。続いて、トランジスタ
ーが形成された結果物全面に第１層間絶縁膜１５を形成
する。
【００１４】図２に示すように、写真蝕刻工程を利用し
て前記第１層間絶縁膜１５を蝕刻して半導体基板のソー
ス／ドレーン領域１１の表面を露出させるコンタクトホ
ール１６を有する第１層間絶縁膜パターン１５ａを形成
する。このとき、フィールド絶縁膜３上に形成されたキ
ャッピング絶縁膜１３も蝕刻され、ゲート電極７を露出
させるコンタクトホール１６を形成する。
【００１５】図３に示すように、前記コンタクトホール
１６によって露出した半導体基板１の全面に第１拡散防
止膜を、例えばＭｏ、Ｗ、Ｔｉ、Ｔａ、ＷＮ、ＴｉＷ、
ＴｉＮ及びその組合中から選択された一つを利用して１
００〜１０００Åの厚さで形成する。前記拡散防止膜は
欠陥発生が少なく、ステップカバレージが優秀な化学気
相蒸着法、例えば低圧化学気相蒸着法（ｌｏｗ ｐｒｅ
ｓｓｕｒｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏ
ｓｉｔｉｏｎ：ＬＰＣＶＤ）またはプラズマ化学気相蒸
着法（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃ
ａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＰＥＣＶ
Ｄ）で３００〜６００℃の温度で形成する。続いて、前
記第１拡散防止膜に不純物、例えばボロン（Ｂ）、窒素
（Ｎ）またはシリコンを加速電圧２０〜１４０ＫｅＶ、
ドーズ量１０16〜１０17ｉｏｎｓ／ｃｍ2 でイオン注入
して第１非晶質拡散防止膜１７を形成する。このとき、
前記イオン注入された不純物は半導体基板１と第１非晶
質拡散防止膜１７の界面に位置する。したがって、前記
第１非晶質拡散防止膜１７は、前記イオン注入によって
結晶構造が非晶質化しているため、８００℃まで銅が結
晶粒界を通じて前記ソース／ドレーン領域１１及びゲー
ト電極７へ拡散することを防止する。また、前記第１非
晶質拡散防止膜１７は、前記第１層間絶縁膜パターン１
５ａと後工程の第１銅膜との反応を防止する。
【００１６】図４に示すように、前記第１非晶質拡散防
止膜１７が形成された基板１の全面に第１銅膜１９を形
成する。前記第１銅膜１９は金属有機化学気相蒸着法
（ｍｅｔａｌ−ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖ
ａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＭＯＣＶＤ）で形成
する。前記第１銅膜１９上に第２非晶質拡散防止膜２１
を形成する。前記第２非晶質拡散防止膜２１は、前記第
１非晶質拡散防止膜１７と同一方法で形成する。前記第
２非晶質拡散防止膜２１は、後工程で形成される第２層
間絶縁膜パターン２３と第１銅膜１９の反応を防止す
る。
【００１７】図５に示すように、前記第２非晶質拡散防
止膜２１、第１銅膜１９及び第１非晶質拡散防止膜１７
を蝕刻して第２非晶質拡散防止膜パターン２１ａ、第１
銅膜パターン１９ａ及び第１拡散防止膜パターン１７ａ
を形成する。
【００１８】図６に示すように、前記第２非晶質拡散防
止膜パターン２１ａ、第１銅膜パターン１９ａ及び第１
拡散防止膜パターン１７ａが形成された基板１の全面に
第２層間絶縁膜を形成する。続いて、前記第２層間絶縁
膜及び第２非晶質拡散防止膜パターン２１ａを蝕刻して
前記半導体基板１上に形成された第１銅膜パターン２１
ａを露出させるブァイアホール２４を有する第２層間絶
縁膜パターン２３を形成する。
【００１９】図７に示すように、前記ブァイアホール２
４を埋立するように基板の全面に第３非晶質拡散防止膜
２５を形成する。前記第３非晶質拡散防止膜２５は前記
第１非晶質拡散防止膜１７と同一方法で形成する。前記
第３非晶質拡散防止膜２５は前記第１銅膜パターン２１
ａと後工程で形成される第２銅膜２７との反応を防止す
る。続けて、前記第３非晶質拡散防止膜２５上に第２銅
膜２７を形成する。前記第２銅膜２７は、前記第１銅膜
１９と同一方法で形成する。続いて、前記第２銅膜２７
上に第４非晶質拡散防止膜２９を形成する。前記第４非
晶質拡散防止膜２９は前記第１非晶質拡散防止膜１７と
同一方法で形成する。前記第４非晶質拡散防止膜２９は
第２銅膜２７と後工程の保護膜３１との反応を防止す
る。
【００２０】図８に示すように、前記第４非晶質拡散防
止膜２９、第２銅膜２７、及び第３非晶質拡散防止膜２
５を蝕刻して第４非晶質拡散防止膜パターン２９ａ、第
２銅膜パターン２７ａ及び第３非晶質拡散防止膜パター
ン２５ａを形成する。続いて、結果物全面に保護膜３１
を形成することによって本発明の半導体装置を完成す
る。
【００２１】次に、本発明の非晶質拡散防止膜及び従来
の拡散防止膜の拡散防止特性を調べてみた。具体的に、
本発明によってシリコン基板上に非晶質拡散防止膜及び
銅膜を順次に形成した次に、３００〜６００℃で３０分
ないし１２０分間熱処理した後、銅膜を除去した状態の
シリコン表面と、従来技術によってシリコン基板上に拡
散防止膜及び銅膜を順次に形成し、次に、３００〜６０
０℃で３０分ないし１２０分間熱処理した後、銅膜を除
去した状態のシリコン表面を比較観察した。その結果、
従来方法による試験片では、銅が拡散防止膜を開けシリ
コン基板に四角形もようの欠陥が現れた。これに反し
て、本発明の方法による試験片では、銅が非晶質拡散防
止膜を開けることなく四角形の欠陥も発生しないことが
確かめられた。
【００２２】
【発明の効果】前述したように本発明の半導体装置の銅
金属配線形成方法によれば、欠陥が少なくて段差被覆性
が優秀な化学気相蒸着法で拡散防止膜を形成した後、拡
散防止膜に不純物、例えば窒素、シリコンまたはボロン
をイオン注入して結晶構造を非晶質化させることによっ
て結晶粒界を通じる銅の拡散を防止できる。
【００２３】以上、本発明を具体的に説明したが、本発
明はこれに限定されなく、当業者の通常的な知識の範囲
でその変形でも改良が可能である。
【図面の簡単な説明】
【図１】 本発明の一例による半導体装置の銅金属配線
形成方法を示した断面図である。
【図２】 本発明の一例による半導体装置の銅金属配線
形成方法を示した断面図である。
【図３】 本発明の一例による半導体装置の銅金属配線
形成方法を示した断面図である。
【図４】 本発明の一例による半導体装置の銅金属配線
形成方法を示した断面図である。
【図５】 本発明の一例による半導体装置の銅金属配線
形成方法を示した断面図である。
【図６】 本発明の一例による半導体装置の銅金属配線
形成方法を示した断面図である。
【図７】 本発明の一例による半導体装置の銅金属配線
形成方法を示した断面図である。
【図８】 本発明の一例による半導体装置の銅金属配線
形成方法を示した断面図である。
【符号の説明】
１…半導体基板、 １５…第１層間絶縁膜、 １７…第１非晶質拡散防止膜、 １９…第１銅膜。

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に層間絶縁膜を形成する段
    階と、 前記層間絶縁膜上に拡散防止膜を形成する段階と、 前記拡散防止膜に不純物をイオン注入して非晶質拡散防
    止膜を形成する段階と、 前記非晶質拡散防止膜上に銅膜を形成する段階とを含ん
    でなることを特徴とする半導体装置の銅金属配線形成方
    法。
  2. 【請求項２】 前記拡散防止膜は、Ｍｏ、Ｗ、Ｔｉ、Ｔ
    ａ、ＷＮ、ＴｉＷ、ＴｉＮ及びその組合中から選択され
    た一つで形成することを特徴とする請求項１に記載の半
    導体装置の銅金属配線形成方法。
  3. 【請求項３】 前記拡散防止膜は、化学気相蒸着法で形
    成することを特徴とする請求項１に記載の半導体装置の
    銅金属配線形成方法。
  4. 【請求項４】 前記拡散防止膜は、１００〜１０００Å
    の厚さで形成することを特徴とする請求項１に記載の半
    導体装置の銅金属配線形成方法。
  5. 【請求項５】 前記不純物は、ボロン（Ｂ）、窒素
    （Ｎ）及びシリコン（Ｓｉ）中から選択された一つであ
    ることを特徴とする請求項１に記載の半導体装置の銅金
    属配線形成方法。
  6. 【請求項６】 前記不純物のイオン注入は２０〜１４０
    ＫｅＶの加速電圧と１０16〜１０17ｉｏｎｓ／ｃｍ2 の
    ドーズ量で遂行することを特徴とする請求項１に記載の
    半導体装置の銅金属配線形成方法。
  7. 【請求項７】 半導体基板上に層間絶縁膜を形成する段
    階と、 前記層間絶縁膜を蝕刻して前記半導体基板を露出させる
    コンタクトホールを形成する段階と、 前記露出された半導体基板と層間絶縁膜上に拡散防止膜
    を形成する段階と、 前記拡散防止膜に不純物をイオン注入して非晶質拡散防
    止膜を形成する段階と、 前記非晶質拡散防止膜上に銅膜を形成する段階とを含ん
    でなることを特徴とする半導体装置の銅金属配線形成方
    法。
  8. 【請求項８】 前記拡散防止膜は、Ｍｏ、Ｗ、Ｔｉ、Ｔ
    ａ、ＷＮ、ＴｉＷ、ＴｉＮ及びその組合中から選択され
    た一つで形成することを特徴とする請求項７に記載の半
    導体装置の銅金属配線形成方法。
  9. 【請求項９】 前記拡散防止膜は、化学気相蒸着法で形
    成することを特徴とする請求項７に記載の半導体装置の
    銅金属配線形成方法。
  10. 【請求項１０】 前記不純物は、ボロン（Ｂ）、窒素
    （Ｎ）及びシリコン（Ｓｉ）中から選択された一つであ
    ることを特徴とする請求項７に記載の半導体装置の銅金
    属配線形成方法。
  11. 【請求項１１】 半導体基板上に第１銅膜を形成する段
    階と、 前記第１銅膜上に層間絶縁膜を形成する段階と、 前記層間絶縁膜を蝕刻して前記第１銅膜を露出させるブ
    ァイアホールを形成する段階と、 前記露出された第１銅膜と層間絶縁膜上に拡散防止膜を
    形成する段階と、 前記拡散防止膜に不純物をイオン注入して非晶質拡散防
    止膜を形成する段階と、 前記非晶質拡散防止膜上に第２銅膜を形成する段階とを
    含んでなることを特徴とする半導体装置の銅金属配線形
    成方法。
  12. 【請求項１２】 前記拡散防止膜は、Ｍｏ、Ｗ、Ｔｉ、
    Ｔａ、ＷＮ、ＴｉＷ、ＴｉＮ及びその組合中から選択さ
    れた一つで形成することを特徴とする請求項１１に記載
    の半導体装置の銅金属配線形成方法。
  13. 【請求項１３】 前記拡散防止膜は、化学気相蒸着法で
    形成することを特徴とする請求項１１に記載の半導体装
    置の銅金属配線形成方法。
  14. 【請求項１４】 前記不純物は、ボロン（Ｂ）、窒素
    （Ｎ）及びシリコン（Ｓｉ）中から選択された一つであ
    ることを特徴とする請求項１１に記載の半導体装置の銅
    金属配線形成方法。
  15. 【請求項１５】 半導体基板上に第１層間絶縁膜を形成
    する段階と、 前記第１層間絶縁膜を蝕刻して前記半導体基板を露出さ
    せるコンタクトホールを形成する段階と、 前記露出された半導体基板及び第１層間絶縁膜上に第１
    拡散防止膜を形成する段階と、 前記第１拡散防止膜に不純物をイオン注入して第１非晶
    質拡散防止膜を形成する段階と、 前記第１非晶質拡散防止膜上に第１銅膜を形成する段階
    と、 前記第１銅膜上に第２拡散防止膜を形成する段階と、 前記第２拡散防止膜上に不純物をイオン注入して第２非
    晶質拡散防止膜を形成する段階と、 前記第２非晶質拡散防止膜の全面に第２層間絶縁膜を形
    成する段階と、 前記第２層間絶縁膜及び第２非晶質拡散防止膜を蝕刻し
    て前記第１銅膜を露出させるブァイアホールを形成する
    段階と、 前記ブァイアホールを形成した基板の全面に第３拡散防
    止膜を形成する段階と、 前記第３拡散防止膜上に不純物をイオン注入して第３非
    晶質拡散防止膜を形成する段階と、 前記第３非晶質拡散防止膜上に前記ブァイアホールを埋
    立し得るように第２銅膜を形成する段階とを含んでなる
    ことを特徴とする半導体装置の銅金属配線形成方法。
  16. 【請求項１６】 前記第１ないし第３拡散防止膜は、Ｍ
    ｏ、Ｗ、Ｔｉ、Ｔａ、ＷＮ、ＴｉＷ、ＴｉＮ及びその組
    合中から選択された一つで形成することを特徴とする請
    求項１５に記載の半導体装置の銅金属配線形成方法。
  17. 【請求項１７】 前記第１ないし第３拡散防止膜は、化
    学気相蒸着法で形成することを特徴とする請求項１５に
    記載の半導体装置の銅金属配線形成方法。
  18. 【請求項１８】 前記第１ないし第３拡散防止膜にイオ
    ン注入する不純物は、ボロン（Ｂ）、窒素（Ｎ）及びシ
    リコン（Ｓｉ）中から選択された一つであることを特徴
    とする請求項１５に記載の半導体装置の銅金属配線形成
    方法。
JP00803798A 1997-03-05 1998-01-19 半導体装置の銅金属配線形成方法 Expired - Fee Related JP3704427B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR97P7271 1997-03-05
KR1019970007271A KR100243286B1 (ko) 1997-03-05 1997-03-05 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
JPH10256256A true JPH10256256A (ja) 1998-09-25
JP3704427B2 JP3704427B2 (ja) 2005-10-12

Family

ID=19498775

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00803798A Expired - Fee Related JP3704427B2 (ja) 1997-03-05 1998-01-19 半導体装置の銅金属配線形成方法

Country Status (3)

Country Link
US (1) US5899740A (ja)
JP (1) JP3704427B2 (ja)
KR (1) KR100243286B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6424041B1 (en) 2000-08-18 2002-07-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US6429522B2 (en) * 1998-11-03 2002-08-06 International Business Machines Corporation Microprocessor having air as a dielectric and encapsulated lines
US6538324B1 (en) 1999-06-24 2003-03-25 Nec Corporation Multi-layered wiring layer and method of fabricating the same
KR100870697B1 (ko) * 2002-03-07 2008-11-27 엘지디스플레이 주식회사 저저항 구리배선 형성방법
JP2011159959A (ja) * 2010-02-03 2011-08-18 Samsung Electronics Co Ltd 薄膜形成方法、表示板用金属配線、及びこれを含む薄膜トランジスタ表示板とその製造方法

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
TW357413B (en) * 1997-12-05 1999-05-01 United Microelectronics Corp Manufacturing process of transistors
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6156638A (en) 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
US6093628A (en) * 1998-10-01 2000-07-25 Chartered Semiconductor Manufacturing, Ltd Ultra-low sheet resistance metal/poly-si gate for deep sub-micron CMOS application
KR100365766B1 (ko) * 1998-10-28 2003-03-17 주식회사 하이닉스반도체 강유전체 메모리 제조방법
US6174799B1 (en) * 1999-01-05 2001-01-16 Advanced Micro Devices, Inc. Graded compound seed layers for semiconductors
US6445023B1 (en) * 1999-03-16 2002-09-03 Micron Technology, Inc. Mixed metal nitride and boride barrier layers
US6328871B1 (en) 1999-08-16 2001-12-11 Applied Materials, Inc. Barrier layer for electroplating processes
US6303498B1 (en) 1999-08-20 2001-10-16 Taiwan Semiconductor Manufacturing Company Method for preventing seed layer oxidation for high aspect gap fill
US6146991A (en) * 1999-09-03 2000-11-14 Taiwan Semiconductor Manufacturing Company Barrier metal composite layer featuring a thin plasma vapor deposited titanium nitride capping layer
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7211512B1 (en) * 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US7262130B1 (en) * 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
JP3613113B2 (ja) * 2000-01-21 2005-01-26 日本電気株式会社 半導体装置およびその製造方法
US7005695B1 (en) * 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
US6410383B1 (en) * 2000-03-16 2002-06-25 Sharp Laboratories Of America, Inc. Method of forming conducting diffusion barriers
US6674167B1 (en) 2000-05-31 2004-01-06 Micron Technology, Inc. Multilevel copper interconnect with double passivation
US6194310B1 (en) * 2000-06-01 2001-02-27 Sharp Laboratories Of America, Inc. Method of forming amorphous conducting diffusion barriers
JP4390367B2 (ja) * 2000-06-07 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6368952B1 (en) * 2000-08-15 2002-04-09 Taiwan Semiconductor Manufacturing Company, Ltd Diffusion inhibited dielectric structure for diffusion enhanced conductor layer
JP4083968B2 (ja) * 2000-11-02 2008-04-30 株式会社東芝 半導体装置の製造方法
US6348732B1 (en) 2000-11-18 2002-02-19 Advanced Micro Devices, Inc. Amorphized barrier layer for integrated circuit interconnects
US6514866B2 (en) 2001-01-12 2003-02-04 North Carolina State University Chemically enhanced focused ion beam micro-machining of copper
US6358809B1 (en) * 2001-01-16 2002-03-19 Maxim Integrated Products, Inc. Method of modifying properties of deposited thin film material
US6566242B1 (en) * 2001-03-23 2003-05-20 International Business Machines Corporation Dual damascene copper interconnect to a damascene tungsten wiring level
KR100744669B1 (ko) * 2001-06-28 2007-08-02 주식회사 하이닉스반도체 구리를 사용한 대머신 금속배선 형성 방법
US6593234B2 (en) * 2001-07-24 2003-07-15 Micron Technology, Inc. Methods of utilizing metal rich silicide in forming semiconductor constructions
WO2003019629A2 (en) 2001-08-27 2003-03-06 Nptest, Inc. Process for charged particle beam micro-machining of copper
US6638326B2 (en) 2001-09-25 2003-10-28 Ekc Technology, Inc. Compositions for chemical mechanical planarization of tantalum and tantalum nitride
US6703307B2 (en) 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of implantation after copper seed deposition
US6703308B1 (en) * 2001-11-26 2004-03-09 Advanced Micro Devices, Inc. Method of inserting alloy elements to reduce copper diffusion and bulk diffusion
US7696092B2 (en) 2001-11-26 2010-04-13 Globalfoundries Inc. Method of using ternary copper alloy to obtain a low resistance and large grain size interconnect
US6835655B1 (en) * 2001-11-26 2004-12-28 Advanced Micro Devices, Inc. Method of implanting copper barrier material to improve electrical performance
US6866792B2 (en) * 2001-12-12 2005-03-15 Ekc Technology, Inc. Compositions for chemical mechanical planarization of copper
US6861349B1 (en) 2002-05-15 2005-03-01 Advanced Micro Devices, Inc. Method of forming an adhesion layer with an element reactive with a barrier layer
KR20040034939A (ko) * 2002-10-17 2004-04-29 학교법인 국민학원 신뢰성 있는 확산방지막을 구비한 Ｃｕ 합금 배선 및 그의제조방법
US20050070097A1 (en) * 2003-09-29 2005-03-31 International Business Machines Corporation Atomic laminates for diffusion barrier applications
KR101051807B1 (ko) * 2003-10-02 2011-07-25 매그나칩 반도체 유한회사 반도체 소자의 실리사이드층 형성 방법
US7060196B2 (en) * 2003-10-03 2006-06-13 Credence Systems Corporation FIB milling of copper over organic dielectrics
US7169706B2 (en) * 2003-10-16 2007-01-30 Advanced Micro Devices, Inc. Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
US7282802B2 (en) * 2004-10-14 2007-10-16 International Business Machines Corporation Modified via bottom structure for reliability enhancement
TWI313914B (en) * 2005-01-31 2009-08-21 Sanyo Electric Co Semiconductor device and a method for manufacturing thereof
DE102005052001B4 (de) * 2005-10-31 2015-04-30 Advanced Micro Devices, Inc. Halbleiterbauelement mit einem Kontaktpfropfen auf Kupferbasis und ein Verfahren zur Herstellung desselben
KR100800142B1 (ko) * 2006-02-10 2008-02-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8258057B2 (en) * 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
US7855143B2 (en) * 2006-12-22 2010-12-21 Chartered Semiconductor Manufacturing, Ltd. Interconnect capping layer and method of fabrication
KR100866138B1 (ko) 2007-06-26 2008-10-31 주식회사 하이닉스반도체 반도체 소자의 배선 및 그의 형성방법
KR100967130B1 (ko) * 2008-01-02 2010-07-05 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그의 형성방법
CN105990240B (zh) * 2015-03-04 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法、电子装置
US11018053B2 (en) * 2018-06-29 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with material modification and low resistance plug
US11257753B2 (en) * 2020-01-21 2022-02-22 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure and method for manufacturing the interconnect structure

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779136B2 (ja) * 1986-06-06 1995-08-23 株式会社日立製作所 半導体装置
US4990997A (en) * 1988-04-20 1991-02-05 Fujitsu Limited Crystal grain diffusion barrier structure for a semiconductor device
NL8801032A (nl) * 1988-04-21 1989-11-16 Philips Nv Inrichting en werkwijze voor het vervaardigen van een inrichting.
JP2997371B2 (ja) * 1992-10-27 2000-01-11 川崎製鉄株式会社 集積回路装置
JPH06275620A (ja) * 1993-03-24 1994-09-30 Kawasaki Steel Corp 半導体集積回路配線構造体
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
DE69625265T2 (de) * 1995-03-28 2003-09-04 Texas Instruments Inc., Dallas Halbleiterstrukturen
US5753945A (en) * 1995-06-29 1998-05-19 Northern Telecom Limited Integrated circuit structure comprising a zirconium titanium oxide barrier layer and method of forming a zirconium titanium oxide barrier layer
US5804249A (en) * 1997-02-07 1998-09-08 Lsi Logic Corporation Multistep tungsten CVD process with amorphization step

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429522B2 (en) * 1998-11-03 2002-08-06 International Business Machines Corporation Microprocessor having air as a dielectric and encapsulated lines
US6538324B1 (en) 1999-06-24 2003-03-25 Nec Corporation Multi-layered wiring layer and method of fabricating the same
US6424041B1 (en) 2000-08-18 2002-07-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
KR100870697B1 (ko) * 2002-03-07 2008-11-27 엘지디스플레이 주식회사 저저항 구리배선 형성방법
JP2011159959A (ja) * 2010-02-03 2011-08-18 Samsung Electronics Co Ltd 薄膜形成方法、表示板用金属配線、及びこれを含む薄膜トランジスタ表示板とその製造方法
US8946025B2 (en) 2010-02-03 2015-02-03 Samsung Display Co., Ltd. Manufacturing method of thin film and metal line for display using the same, thin film transistor array panel, and method for manufacturing the same
US9799678B2 (en) 2010-02-03 2017-10-24 Samsung Display Co., Ltd. Manufacturing method of thin film and metal line for display using the same, thin film transistor array panel, and method for manufacturing the same

Also Published As

Publication number Publication date
JP3704427B2 (ja) 2005-10-12
US5899740A (en) 1999-05-04
KR100243286B1 (ko) 2000-03-02
KR19980072437A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
JPH10256256A (ja) 半導体装置の銅金属配線形成方法
US5170242A (en) Reaction barrier for a multilayer structure in an integrated circuit
US4551908A (en) Process of forming electrodes and interconnections on silicon semiconductor devices
GB2290166A (en) Wiring structure and method of manufacture
JPH06302542A (ja) 半導体装置の低抵抗接触構造およびその形成方法
US5071789A (en) Method for forming a metal electrical connector to a surface of a semiconductor device adjacent a sidewall of insulation material with metal creep-up extending up that sidewall, and related device
JP3313432B2 (ja) 半導体装置及びその製造方法
JP3252397B2 (ja) 配線形成方法
JPS6135517A (ja) 半導体装置の形成方法
JPH06204170A (ja) 半導体装置およびその製造方法
JPH0576176B2 (ja)
JPH0684824A (ja) 半導体装置の製造方法
JP2746099B2 (ja) 半導体装置の製造方法
US5084403A (en) Method of manufacturing a semiconductor device including connecting a monocrystalline aluminum wire
JP3361971B2 (ja) 窒化金属変換方法および半導体装置の製造方法
JP3061027B2 (ja) 半導体装置の製造方法
KR100333358B1 (ko) 반도체장치의 콘택 형성방법
EP0431721A2 (en) Reaction barrier for a multilayer structure in an integrated circuit
JPS6324668A (ja) 半導体装置
JPH0126172B2 (ja)
JPS58138075A (ja) シリコンｍｏｓ型電界効果トランジスタ及びその製造方法
JP2563317B2 (ja) 半導体装置の製造方法
JP3067433B2 (ja) 半導体装置の製造方法
JPH09162392A (ja) 半導体装置
JP3058956B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080729

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090729

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100729

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110729

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120729

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees