JPS5961922A - 半導体不純物拡散法 - Google Patents
半導体不純物拡散法Info
- Publication number
- JPS5961922A JPS5961922A JP57172685A JP17268582A JPS5961922A JP S5961922 A JPS5961922 A JP S5961922A JP 57172685 A JP57172685 A JP 57172685A JP 17268582 A JP17268582 A JP 17268582A JP S5961922 A JPS5961922 A JP S5961922A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- emitter
- layer
- base
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半導体不純物拡散法に関するものである。
一般に、トランジスタ・サイリスタ等の半導体を製造す
る際は、従来 ■ ベース不純物デポジション工程 ■ ベース不純物拡散工程 ■ エミッタ不純物デポジション工程 （め エミッタ不純物拡散工程 の各工程が必要であった。すなわち、■の工程でベース
領域に不純物をデポジット（蒸着）シ、■の工程でそれ
を希望の深さまで拡散させる。同様のことをエミッタに
ついても行う、−１したがって、ベース・エミッタ形成
工程では、少なくとも４回高温（約１０００℃）雰囲気
中にウェハーを入れなければならず、高温から低温への
ウェハーの出し入れにより、ウェハーの熱的損傷（結晶
欠陥の増加等）が避けられなかった。
る際は、従来 ■ ベース不純物デポジション工程 ■ ベース不純物拡散工程 ■ エミッタ不純物デポジション工程 （め エミッタ不純物拡散工程 の各工程が必要であった。すなわち、■の工程でベース
領域に不純物をデポジット（蒸着）シ、■の工程でそれ
を希望の深さまで拡散させる。同様のことをエミッタに
ついても行う、−１したがって、ベース・エミッタ形成
工程では、少なくとも４回高温（約１０００℃）雰囲気
中にウェハーを入れなければならず、高温から低温への
ウェハーの出し入れにより、ウェハーの熱的損傷（結晶
欠陥の増加等）が避けられなかった。
この発明は、半導体製造の際の不純物拡散工程を少なく
してウェハーに与える熱的損傷を少なくすることを目的
とするもので、シリコン基板の１５１定の領域に第１の
不純物を蒸着する工程と、この第１の不純物の蒸着層の
上に一部がその蒸着層と接触するようにシリコン酸化膜
を形成する工程と、このシリコン酸化膜上に第２の不純
物を蒸着する工程と、第１および第２の不純物を拡散す
る工程を備えた半導体不純物拡散法をその要旨とするも
のである。
してウェハーに与える熱的損傷を少なくすることを目的
とするもので、シリコン基板の１５１定の領域に第１の
不純物を蒸着する工程と、この第１の不純物の蒸着層の
上に一部がその蒸着層と接触するようにシリコン酸化膜
を形成する工程と、このシリコン酸化膜上に第２の不純
物を蒸着する工程と、第１および第２の不純物を拡散す
る工程を備えた半導体不純物拡散法をその要旨とするも
のである。
つぎに、この発明を実施例にもとづいて説明する。
すなわち、第１図に示すように、シリコン基板１の所定
の領域にベース不純物をデポジットし、ペース不純物層
２を形成する。３はベース不純物デポジット（蒸着）時
に生じた、ベース不純物を含んだ５ｉ０２層である。つ
ぎに、第１図の状態のベース不純物を含むＳ＊ ０２層
３から、エミッタ形成部分のＳ ｉ０２を除去し、第２
図のように、不純物が含まれていないＳ＊ ０２層４を
さらに形成する。ついで、その不純物が含まれていない
”１０２ｊｔｌ ４の上にエミッタ不純物をデポジット
し、エミッタ不純物層５を形成したのちペース・エミッ
タ不純物拡散を施す。この拡散工程では、ペース不純物
層２のベース不純物はシリコン基板１中を拡散してゆく
が、エミッタ不純物層５のエミッタ不純物はまずＳｉ
０２層中を拡散し、その後シリコン基板１の基板面に到
達する。そして、その後、シリコン基板１中にエミッタ
不純物が拡散してゆき・、エミッタを形成する。これを
第４図に示す。図において、６はペース、７はエミッタ
である。
の領域にベース不純物をデポジットし、ペース不純物層
２を形成する。３はベース不純物デポジット（蒸着）時
に生じた、ベース不純物を含んだ５ｉ０２層である。つ
ぎに、第１図の状態のベース不純物を含むＳ＊ ０２層
３から、エミッタ形成部分のＳ ｉ０２を除去し、第２
図のように、不純物が含まれていないＳ＊ ０２層４を
さらに形成する。ついで、その不純物が含まれていない
”１０２ｊｔｌ ４の上にエミッタ不純物をデポジット
し、エミッタ不純物層５を形成したのちペース・エミッ
タ不純物拡散を施す。この拡散工程では、ペース不純物
層２のベース不純物はシリコン基板１中を拡散してゆく
が、エミッタ不純物層５のエミッタ不純物はまずＳｉ
０２層中を拡散し、その後シリコン基板１の基板面に到
達する。そして、その後、シリコン基板１中にエミッタ
不純物が拡散してゆき・、エミッタを形成する。これを
第４図に示す。図において、６はペース、７はエミッタ
である。
この実施例では、ペース不純物デポジション終了後、ベ
ース不純物拡散を行うことなく、直ちに薄い５ｉ０２ｉ
４を形成し、続いてエミッタ不純物デポジションを行
ったのちペース・エミッタ不純物拡散を行い所定の拡散
深さにするため、従来のベース不純物拡散およびエミッ
タ不純物拡散が１回ですむようになり、ウェハーの熱的
損傷を少なくしうるようになる。
ース不純物拡散を行うことなく、直ちに薄い５ｉ０２ｉ
４を形成し、続いてエミッタ不純物デポジションを行
ったのちペース・エミッタ不純物拡散を行い所定の拡散
深さにするため、従来のベース不純物拡散およびエミッ
タ不純物拡散が１回ですむようになり、ウェハーの熱的
損傷を少なくしうるようになる。
以上のように、この発明の半導体不純物拡散法は、シリ
コン基板の所定の領域に第１の不純物を蒸着する工程と
、この第１の不純物の蒸着層の上に一部がその蒸着層と
接触するようにシリコン酸化膜を形成する工程と、この
シリコン酸化膜上に第２の不純物を蒸着する工程と、第
１および第２の不純物を拡散する工程を備えているため
、ベース不純物拡散およびエミッタ不純物拡散を１回で
行うことができ、ウェハーの熱的損傷を低減しうる。そ
のため、歩留りの向上を実現しうるようになる。
コン基板の所定の領域に第１の不純物を蒸着する工程と
、この第１の不純物の蒸着層の上に一部がその蒸着層と
接触するようにシリコン酸化膜を形成する工程と、この
シリコン酸化膜上に第２の不純物を蒸着する工程と、第
１および第２の不純物を拡散する工程を備えているため
、ベース不純物拡散およびエミッタ不純物拡散を１回で
行うことができ、ウェハーの熱的損傷を低減しうる。そ
のため、歩留りの向上を実現しうるようになる。
第１図ないし第４図はこの発明の一実施例の説明図であ
る。 １・・・シリコン基板 ２・・・ベース不純物１ビ１３
・・・ベース不純物を含んだＳ ｉ Ｏ２層 ５・・・
エミッタ不純物層 代理人 弁理士 松 木 武 彦 第１図 第２図 第４図
る。 １・・・シリコン基板 ２・・・ベース不純物１ビ１３
・・・ベース不純物を含んだＳ ｉ Ｏ２層 ５・・・
エミッタ不純物層 代理人 弁理士 松 木 武 彦 第１図 第２図 第４図
Claims (1)
- （１） シリコン基板の所定の領域に第１の不純物を
蒸着する工程と、この第１の不純物の蒸着層の上に一部
がその蒸着層と接触するようにシリコン酸化膜を形成す
る工程と、このシリコン酸化膜上に第２の不純物を蒸着
する工程と、第１および第２の不純物を拡散する工程を
備えた半導体不純物拡散法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172685A JPS5961922A (ja) | 1982-09-30 | 1982-09-30 | 半導体不純物拡散法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57172685A JPS5961922A (ja) | 1982-09-30 | 1982-09-30 | 半導体不純物拡散法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961922A true JPS5961922A (ja) | 1984-04-09 |
Family
ID=15946457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57172685A Pending JPS5961922A (ja) | 1982-09-30 | 1982-09-30 | 半導体不純物拡散法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961922A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4874788A (ja) * | 1971-12-29 | 1973-10-08 |
-
1982
- 1982-09-30 JP JP57172685A patent/JPS5961922A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4874788A (ja) * | 1971-12-29 | 1973-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4017341A (en) | Method of manufacturing semiconductor integrated circuit with prevention of substrate warpage | |
| JPS62502438A (ja) | エピタキシヤル層のオ−トド−ピング防止方法 | |
| US3746587A (en) | Method of making semiconductor diodes | |
| US4351677A (en) | Method of manufacturing semiconductor device having aluminum diffused semiconductor substrate | |
| US4039359A (en) | Method of manufacturing a flattened semiconductor device | |
| US4088516A (en) | Method of manufacturing a semiconductor device | |
| US3791883A (en) | Semiconductor element having surface coating and method of making the same | |
| JPS5961922A (ja) | 半導体不純物拡散法 | |
| US3791884A (en) | Method of producing a pnp silicon transistor | |
| JPH01151232A (ja) | 半導体装置の製造方法 | |
| JPH07106336A (ja) | プレーナ型ダイオードの製造方法 | |
| JPH0330293B2 (ja) | ||
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JPS6011459B2 (ja) | 拡散形半導体装置の製造方法 | |
| JPS6118348B2 (ja) | ||
| JPS5823927B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPS6074613A (ja) | 半導体装置の製造方法 | |
| JPS6255689B2 (ja) | ||
| JPS6022316A (ja) | 化合物半導体装置の製造方法 | |
| JPH01283821A (ja) | 半導体装置の製造方法 | |
| JPH04352422A (ja) | 半導体装置の製造方法 | |
| JPH05291168A (ja) | 半導体装置の製法 | |
| JPS6294926A (ja) | 半導体装置の製造方法 | |
| JPH05326494A (ja) | 半導体装置の製造方法 | |
| JPS61158178A (ja) | 半導体装置の製造方法 |