JPS6294926A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6294926A JPS6294926A JP60235733A JP23573385A JPS6294926A JP S6294926 A JPS6294926 A JP S6294926A JP 60235733 A JP60235733 A JP 60235733A JP 23573385 A JP23573385 A JP 23573385A JP S6294926 A JPS6294926 A JP S6294926A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- silicon layer
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
一般に多結晶シリコン層を素子形成領域の一部に用いた
半導体装置の製造方法では、多結晶シリコン層をパター
ニングした後多結晶７リコン層に不純物を拡散法又はイ
オン狂人法を用いて導入し、しかる後に所定の温度と不
活性ガスを用いて高濃度不純物層を形成することが行な
われている。
半導体装置の製造方法では、多結晶シリコン層をパター
ニングした後多結晶７リコン層に不純物を拡散法又はイ
オン狂人法を用いて導入し、しかる後に所定の温度と不
活性ガスを用いて高濃度不純物層を形成することが行な
われている。
次に、従来の多結晶シリコン層を用いた半導体装置の製
造方法について第２図（ａｌ 、 （ｂ）を参照して説
明する。
造方法について第２図（ａｌ 、 （ｂ）を参照して説
明する。
先ず第２図（ａ）に示すように、Ｐ型シリコン基板１上
にＮ型不純物Ｎ（コレクタ部）２を例えばエピタキシャ
ル成長法により形成したのち、いわゆるＬＯＣＯ８（Ｌ
ｏｃａｌ ０ｘｉｄａｔｉｏｎ ｏｆ ５ｉｌｉｃｏｎ
）法を用いて厚いシリコン酸化膜３ａ及び薄いシリコン
酸化膜３ｂを形成する。続いて、Ｐ型不純物層（ペース
部）４及びｐｍ高濃度不純物層（クラフトベース部）５
．多結晶シリコン層６．工ばツタ及びコレクタの開孔部
７ａ、７ｂ’ｔそれぞれ形成する。
にＮ型不純物Ｎ（コレクタ部）２を例えばエピタキシャ
ル成長法により形成したのち、いわゆるＬＯＣＯ８（Ｌ
ｏｃａｌ ０ｘｉｄａｔｉｏｎ ｏｆ ５ｉｌｉｃｏｎ
）法を用いて厚いシリコン酸化膜３ａ及び薄いシリコン
酸化膜３ｂを形成する。続いて、Ｐ型不純物層（ペース
部）４及びｐｍ高濃度不純物層（クラフトベース部）５
．多結晶シリコン層６．工ばツタ及びコレクタの開孔部
７ａ、７ｂ’ｔそれぞれ形成する。
次に第２図（ｂｌに示すように、エミッタ及びコレツタ
の開孔部７ａ、７ｂからＮ型不純物をイオン注入し、し
かる後に所定の温度と不活性ガスを用いてＮ型高濃度不
純物層からなる工＜ツタ部８及びコレクタコンタクト部
９を形成する。
の開孔部７ａ、７ｂからＮ型不純物をイオン注入し、し
かる後に所定の温度と不活性ガスを用いてＮ型高濃度不
純物層からなる工＜ツタ部８及びコレクタコンタクト部
９を形成する。
上述した従来の半導体装置の製造方法においては、多結
晶シリコン〜６にＮ型不純物をイオン注入すると、多結
晶シリコン層６とシリコン基板である単結晶シリコン泗
の上部が非晶質に変わシ、不純物原子により単結晶部に
結晶欠陥を誘発する。
晶シリコン〜６にＮ型不純物をイオン注入すると、多結
晶シリコン層６とシリコン基板である単結晶シリコン泗
の上部が非晶質に変わシ、不純物原子により単結晶部に
結晶欠陥を誘発する。
この為に熱処理を行ない結晶欠陥の回復を行なうが、単
結晶部は完全に回復しきれず、部分的に結晶欠陥が残る
。
結晶部は完全に回復しきれず、部分的に結晶欠陥が残る
。
又 ＩＱ２０原子／酊３以上のＮ型不純物を含む不純物
層が形成されると多結晶シリコン／ｉ！衣面には不活性
不純物源と活性不純物源からなる高濃度不純物層が形成
され、Ｎ型不純物とシリコンの化合物、例えばＳｉＰの
析出層が発生する。これによって工ばツタ部には歪が与
えられ、部分的にＮ型不祠（物が異常拡散され工ばツタ
パイプを形成しトランジスター特性を悪化させ、ひいて
は歩留り及び品質低下をもたらすという重大な問題点が
ある。
層が形成されると多結晶シリコン／ｉ！衣面には不活性
不純物源と活性不純物源からなる高濃度不純物層が形成
され、Ｎ型不純物とシリコンの化合物、例えばＳｉＰの
析出層が発生する。これによって工ばツタ部には歪が与
えられ、部分的にＮ型不祠（物が異常拡散され工ばツタ
パイプを形成しトランジスター特性を悪化させ、ひいて
は歩留り及び品質低下をもたらすという重大な問題点が
ある。
本発明の目的はトランジスタ特性の改善された半導体装
置の製造方法を提供することにある。
置の製造方法を提供することにある。
本発明の半導体装置の製造方法は、半導体単結晶層上に
選択的に多結晶シリコン層を形成する工程と、濃度分布
の中心が前記単結晶層と多結晶シリコン層の境界にくる
ように前記多結晶シリコン層中に第４族の元素をイオン
注入する工程と、イオン注入された１ｇ１Ｊ １多結晶
シリコン層中に半導体素子形成用の不純物をイオン注入
する工程と、不活性ガス中で熱処理を行ない前記多結晶
シリコン層中に不純物層を形成する工程とを含んで構成
される。
選択的に多結晶シリコン層を形成する工程と、濃度分布
の中心が前記単結晶層と多結晶シリコン層の境界にくる
ように前記多結晶シリコン層中に第４族の元素をイオン
注入する工程と、イオン注入された１ｇ１Ｊ １多結晶
シリコン層中に半導体素子形成用の不純物をイオン注入
する工程と、不活性ガス中で熱処理を行ない前記多結晶
シリコン層中に不純物層を形成する工程とを含んで構成
される。
次に、本発明の実施例について図面を参照してｄ発明す
る。
る。
第１図（ａｌ〜（Ｃ１は本発明の一実施例を説明する為
の工程ＩＩＩに示した半導体チップの〃［面図である。
の工程ＩＩＩに示した半導体チップの〃［面図である。
まず第１図（ａｌに示すように、Ｐ型シリコン基板１上
にＮ型不純物層（コレクタ部）２をエビタキ・／ヤル成
長法により形成したのち、Ｎ型不純糊層２上にＰ型不純
物層（ベース部）４．Ｐ型高傭度不純物鳩（グラフトベ
ース部）５及び多結晶シリコン層６を形成する。続いて
ＬＯＣＯ８法によシシリコン酸化膜３ａ、３ｂを形成す
ることにより多結晶シリコン泗を分離する。
にＮ型不純物層（コレクタ部）２をエビタキ・／ヤル成
長法により形成したのち、Ｎ型不純糊層２上にＰ型不純
物層（ベース部）４．Ｐ型高傭度不純物鳩（グラフトベ
ース部）５及び多結晶シリコン層６を形成する。続いて
ＬＯＣＯ８法によシシリコン酸化膜３ａ、３ｂを形成す
ることにより多結晶シリコン泗を分離する。
次に第１図（ｂ）に示すように、開孔部７ａ、７ｂより
Ｓｉを所定の打込みエネルギーと約ｌＸｌ０”イ１に／
ぼ３のドーズ量でイオン注入し、Ｓｉ注入層１０を形成
する。この時注入式れた８ｉの分布の中心が多結晶シリ
コン泗とＮ型不純物層２及びＰ型不純物層４との境界に
くるように杓込みエネルギーを定める。
Ｓｉを所定の打込みエネルギーと約ｌＸｌ０”イ１に／
ぼ３のドーズ量でイオン注入し、Ｓｉ注入層１０を形成
する。この時注入式れた８ｉの分布の中心が多結晶シリ
コン泗とＮ型不純物層２及びＰ型不純物層４との境界に
くるように杓込みエネルギーを定める。
次に第１図（Ｃ）に示すように、開孔部７ａ、７ｂより
Ｎ型不純物をイオン注入したのち不活性ガス中で熱処理
を行ないＮ型昼譲度不純物層（エミッタ部）ＸＸａ及び
Ｎ型高濃度不純物層（コレクタコンタクト部）ｌｌｂを
形成する。
Ｎ型不純物をイオン注入したのち不活性ガス中で熱処理
を行ないＮ型昼譲度不純物層（エミッタ部）ＸＸａ及び
Ｎ型高濃度不純物層（コレクタコンタクト部）ｌｌｂを
形成する。
このように多結晶ソリコン／１６中にＳｉイオンを注入
すると多結晶シリコン層６及びその下部の結晶シリコン
泗は非晶買化され、過剰シリコン状態となる。この非晶
實化された領域にＮ型不純物をイオン注入し拡散した場
合、多結晶シリコン泗６及びその下部の結晶シリコン層
では結晶欠陥の発生が抑制される。従って、従来の製造
方法により発生する結晶欠陥は極めて少くなり、半導体
装置の製造歩留りは向上する。
すると多結晶シリコン層６及びその下部の結晶シリコン
泗は非晶買化され、過剰シリコン状態となる。この非晶
實化された領域にＮ型不純物をイオン注入し拡散した場
合、多結晶シリコン泗６及びその下部の結晶シリコン層
では結晶欠陥の発生が抑制される。従って、従来の製造
方法により発生する結晶欠陥は極めて少くなり、半導体
装置の製造歩留りは向上する。
尚、上記実施例においてはイオン注入する元素としてＳ
ｌの場合について説明したが、Ｇｅ等他の第４族元索を
用いてもよく、同様の効果が得られる。
ｌの場合について説明したが、Ｇｅ等他の第４族元索を
用いてもよく、同様の効果が得られる。
以上詳細に説明したように、本発明なよれば、素子形成
用の不純物を多結晶シリコン層又は単結晶シリコン層中
に拡散する前に、第４族元累をイオン注入しておくこと
により、結晶欠ｈｉの発生をＷＩＩＩＬ、 ｌ−ラ／
ジスタの特性を改善することのできる半導体装置の製造
方法が得られる。
用の不純物を多結晶シリコン層又は単結晶シリコン層中
に拡散する前に、第４族元累をイオン注入しておくこと
により、結晶欠ｈｉの発生をＷＩＩＩＬ、 ｌ−ラ／
ジスタの特性を改善することのできる半導体装置の製造
方法が得られる。
第１図（ａｌ〜（Ｃ）は本発明の一実施例を説明するだ
めの工程順に示した半導体チップの断面図、第２１・・
・・・・Ｐ型シリコン基板、２・・・・・・Ｎ型不純物
層、３ａ 、 ３ｂ・・・・・・シリコン酸化膜、４・
・・・・・Ｐ型不純物層、５・・・・・・Ｐ型島濃度不
純物層、６・・・・・・多結晶シリコン層、７ａ、７ｂ
・・・・・・開孔部、ｌＯ・・・・・・Ｓｉ注入層、ｌ
ｌａ、ｌｌｂ・・・・・・Ｎ型高濃度不純物層。 で−）、
めの工程順に示した半導体チップの断面図、第２１・・
・・・・Ｐ型シリコン基板、２・・・・・・Ｎ型不純物
層、３ａ 、 ３ｂ・・・・・・シリコン酸化膜、４・
・・・・・Ｐ型不純物層、５・・・・・・Ｐ型島濃度不
純物層、６・・・・・・多結晶シリコン層、７ａ、７ｂ
・・・・・・開孔部、ｌＯ・・・・・・Ｓｉ注入層、ｌ
ｌａ、ｌｌｂ・・・・・・Ｎ型高濃度不純物層。 で−）、
Claims (1)
- 半導体単結晶層上に選択的に多結晶シリコン層を形成
する工程と、濃度分布の中心が前記単結晶層と多結晶シ
リコン層の境界にくるように前記多結晶シリコン層中に
第４族の元素をイオン注入する工程と、イオン注入され
た前記多結晶シリコン層中に半導体素子形成用の不純物
をイオン注入する工程と、不活性ガス中で熱処理を行な
い前記多結晶シリコン層中に不純物層を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60235733A JPS6294926A (ja) | 1985-10-21 | 1985-10-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60235733A JPS6294926A (ja) | 1985-10-21 | 1985-10-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6294926A true JPS6294926A (ja) | 1987-05-01 |
Family
ID=16990419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60235733A Pending JPS6294926A (ja) | 1985-10-21 | 1985-10-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6294926A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0731500A3 (en) * | 1995-03-08 | 1998-05-20 | Hitachi, Ltd. | Method of forming a semiconductor device comprising an oxidation step followed by a heat-treatment step |
-
1985
- 1985-10-21 JP JP60235733A patent/JPS6294926A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0731500A3 (en) * | 1995-03-08 | 1998-05-20 | Hitachi, Ltd. | Method of forming a semiconductor device comprising an oxidation step followed by a heat-treatment step |
| US6326284B1 (en) | 1995-03-08 | 2001-12-04 | Hitachi, Ltd. | Semiconductor device and production thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6294926A (ja) | 半導体装置の製造方法 | |
| JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH01303727A (ja) | 不純物ゲッタリング方法 | |
| JPS59175721A (ja) | 半導体装置の製造方法 | |
| JPH01309320A (ja) | 半導体装置の製造方法 | |
| JPS63124520A (ja) | 半導体装置の製造方法 | |
| JPH0233935A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6129538B2 (ja) | ||
| JPS6118126A (ja) | ｐ−ｎ接合の形成方法 | |
| JPH0475349A (ja) | 半導体装置の製造方法 | |
| JPS60149125A (ja) | 半導体基板への不純物添加方法 | |
| JPS61136267A (ja) | バイポ−ラ半導体装置 | |
| JPS61163672A (ja) | 半導体受光素子の製造方法 | |
| JPS60160652A (ja) | 半導体装置の製造方法 | |
| JPH0244732A (ja) | 半導体装置の製造方法 | |
| JPH01260832A (ja) | 半導体素子の製造方法 | |
| JPH0284718A (ja) | 半導体膜への不純物導入法 | |
| JPH03295228A (ja) | 平面状高濃度不純物領域の形成方法 | |
| JPS60219770A (ja) | 半導体装置の製造方法 | |
| JPS6022316A (ja) | 化合物半導体装置の製造方法 | |
| JPS63284855A (ja) | 半導体装置の製造方法 | |
| JPS5874033A (ja) | 半導体装置の製造方法 | |
| JPS63307720A (ja) | 半導体装置の製造方法 | |
| JPH02105410A (ja) | 半導体装置の製造方法 | |
| JPS6240722A (ja) | 半導体装置の製造方法 |