JPS6255689B2 - - Google Patents
Info
- Publication number
- JPS6255689B2 JPS6255689B2 JP55127245A JP12724580A JPS6255689B2 JP S6255689 B2 JPS6255689 B2 JP S6255689B2 JP 55127245 A JP55127245 A JP 55127245A JP 12724580 A JP12724580 A JP 12724580A JP S6255689 B2 JPS6255689 B2 JP S6255689B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- substrate
- layer
- polycrystalline
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
- H10P32/1404—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase
- H10P32/1406—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、半導体
基体にアルミニウム（Al）あるいはガリウム
（Ga）をドーピングする方法に関する。
基体にアルミニウム（Al）あるいはガリウム
（Ga）をドーピングする方法に関する。
例えばシリコン（Si）等の半導体基体を出発材
料として用いて半導体装置を作製するには、半導
体基体の所定部をｐ型あるいはｎ型に変換するた
め、種々の不純物を熱拡散法等によりドーピング
する工程が必要となる。ドーピング工程において
は、短時間、低コストで所定のドーピング領域を
再現性良く得ることが望まれる。
料として用いて半導体装置を作製するには、半導
体基体の所定部をｐ型あるいはｎ型に変換するた
め、種々の不純物を熱拡散法等によりドーピング
する工程が必要となる。ドーピング工程において
は、短時間、低コストで所定のドーピング領域を
再現性良く得ることが望まれる。
ｐ型を与える不純物としてAlあるいはGaを用
いることが良く知られている。AlおよびGaはSi
内での拡散係数が大きいので、所定の拡散を短時
間で行う点では有利である。この特徴を生かし
て、特にAlを半導体基体の一対の主表面間を貫
通するように拡散させ、この部分を半導体基体内
に配列された複数の半導体素子の電気的隔離領域
として用いることが提案されている。また、半導
体基体の一主表面全体にAlあるいはGaを拡散し
これを例えばサイリスタのｐ型エミツタ層とする
こと等も提案されている。
いることが良く知られている。AlおよびGaはSi
内での拡散係数が大きいので、所定の拡散を短時
間で行う点では有利である。この特徴を生かし
て、特にAlを半導体基体の一対の主表面間を貫
通するように拡散させ、この部分を半導体基体内
に配列された複数の半導体素子の電気的隔離領域
として用いることが提案されている。また、半導
体基体の一主表面全体にAlあるいはGaを拡散し
これを例えばサイリスタのｐ型エミツタ層とする
こと等も提案されている。
また、近年、AlおよびGaが比較的低温におい
ても拡散が速く、そのために拡散工程に要する時
間を延長せずに半導体素子の製造工程を低温化で
きる点、Siと格子定数が近いのでドーピングして
も結晶の歪が少なくもれ電流特性等の接合特性を
向上させることができる点等に着目し、Alある
いはGaを半導体素子の比較的深い位置に機能領
域を形成するために半導体基体内に精密に選択拡
散させる試みがなされている。このような選択拡
散の例としては電力用サイリスタ、トランジスタ
等のｐ型ベース層の形成、ICのｐ型ウエル
（well）の形成等が考えられる。
ても拡散が速く、そのために拡散工程に要する時
間を延長せずに半導体素子の製造工程を低温化で
きる点、Siと格子定数が近いのでドーピングして
も結晶の歪が少なくもれ電流特性等の接合特性を
向上させることができる点等に着目し、Alある
いはGaを半導体素子の比較的深い位置に機能領
域を形成するために半導体基体内に精密に選択拡
散させる試みがなされている。このような選択拡
散の例としては電力用サイリスタ、トランジスタ
等のｐ型ベース層の形成、ICのｐ型ウエル
（well）の形成等が考えられる。
ところが、AlあるいはGaを半導体基体に選択
的にかつ寸法および濃度を精密に拡散させようと
した場合には、種々の問題点があつた。そのひと
つはAlおよびGaに適するマスクがないことであ
る。AlおよびGaは通常選択拡散のためのマスク
として用いられるSiO2膜中においても拡散係数
が大きく、SiO2を熱拡散のマスクとして用いる
ことができない。他のマスクを用いたとしても、
例えばSi3N4膜を用いると熱処理時に膜にクラツ
クが生じたり、例えば有機樹脂膜を用いると拡散
時の温度に耐えられない等の欠点があり、実用的
ではない。
的にかつ寸法および濃度を精密に拡散させようと
した場合には、種々の問題点があつた。そのひと
つはAlおよびGaに適するマスクがないことであ
る。AlおよびGaは通常選択拡散のためのマスク
として用いられるSiO2膜中においても拡散係数
が大きく、SiO2を熱拡散のマスクとして用いる
ことができない。他のマスクを用いたとしても、
例えばSi3N4膜を用いると熱処理時に膜にクラツ
クが生じたり、例えば有機樹脂膜を用いると拡散
時の温度に耐えられない等の欠点があり、実用的
ではない。
もうひとつの欠点は、コストが高いことであ
る。AlあるいはGaの拡散は空気中で行うと望ま
しくない酸化物が生成されるので、通常、石英製
等のアンプル中に半導体基体およびAlあるいは
Ga拡散源を収納し、このアンプルを封じ切つて
行なわれる。このアンプルはウエハ取出し時に破
壊されるため再使用は不可能である。また、１バ
ツチ（batch）毎にアンプル端部を封じ切る作業
が必要である。従つて、拡散工程に要する費用は
他の不純物、例えばボロン(B)を用いた場合と比較
して高価となつていた。これらの理由により、こ
れまでAlおよびGaの半導体素子への適用範囲は
限られていた。
る。AlあるいはGaの拡散は空気中で行うと望ま
しくない酸化物が生成されるので、通常、石英製
等のアンプル中に半導体基体およびAlあるいは
Ga拡散源を収納し、このアンプルを封じ切つて
行なわれる。このアンプルはウエハ取出し時に破
壊されるため再使用は不可能である。また、１バ
ツチ（batch）毎にアンプル端部を封じ切る作業
が必要である。従つて、拡散工程に要する費用は
他の不純物、例えばボロン(B)を用いた場合と比較
して高価となつていた。これらの理由により、こ
れまでAlおよびGaの半導体素子への適用範囲は
限られていた。
本発明の目的は上述した従来の問題点を克服
し、AlあるいはGaのSiへの拡散、特に選択拡散
を高精度低コストで実現する方法を提供すること
である。
し、AlあるいはGaのSiへの拡散、特に選択拡散
を高精度低コストで実現する方法を提供すること
である。
この目的を達成するために本発明の特徴とする
ところは、Si基体の表面からAlあるいはGaのイ
オンをSi基体に注入し、Si基体の該表面に多結晶
Si層を堆積させた後、Si基体に熱処理を施して注
入されたAlあるいはGaのイオンをSi基体内に所
定の深さまで拡散させる工程を具備する点にあ
る。
ところは、Si基体の表面からAlあるいはGaのイ
オンをSi基体に注入し、Si基体の該表面に多結晶
Si層を堆積させた後、Si基体に熱処理を施して注
入されたAlあるいはGaのイオンをSi基体内に所
定の深さまで拡散させる工程を具備する点にあ
る。
本発明は一般的に言えばAlあるいはGaをSi基
体内にイオン注入法によつてプレデポジシヨンさ
せ、その後に熱処理によりイオンを活性化してア
クセプタ化すると同時にドライブインさせる方法
に関する。このようなイオン注入と熱処理の組合
わせによるドーピング方法は従来から燐（Ｐ）、
ボロン(B)、ヒ素（As）あるいはアンチモン
（Sb）等の不純物に対して用いられているが、Al
およびGaについてはこれらの不純物の特殊性ゆ
え、従来法を適用することは困難であつた。
体内にイオン注入法によつてプレデポジシヨンさ
せ、その後に熱処理によりイオンを活性化してア
クセプタ化すると同時にドライブインさせる方法
に関する。このようなイオン注入と熱処理の組合
わせによるドーピング方法は従来から燐（Ｐ）、
ボロン(B)、ヒ素（As）あるいはアンチモン
（Sb）等の不純物に対して用いられているが、Al
およびGaについてはこれらの不純物の特殊性ゆ
え、従来法を適用することは困難であつた。
すなわち、第１にAlおよびGaは、他の不純物
原子と比較してイオン注入後の熱処理による活性
化が著しく低い。その程度は、Ｐ，Ｂ，As，Sb
等と比較して約10〜20％である。第２に、上述の
第１の問題点を克服するために注入イオン量を増
加させると、半導体表面の結晶性がイオン注入時
の衝撃により乱れ、熱処理時にイオンが外方拡散
（out diffusion）し易くまた表面に偏析して所定
の濃度及び拡散深さが得られず、拡散の精度が悪
化するという問題点がある。
原子と比較してイオン注入後の熱処理による活性
化が著しく低い。その程度は、Ｐ，Ｂ，As，Sb
等と比較して約10〜20％である。第２に、上述の
第１の問題点を克服するために注入イオン量を増
加させると、半導体表面の結晶性がイオン注入時
の衝撃により乱れ、熱処理時にイオンが外方拡散
（out diffusion）し易くまた表面に偏析して所定
の濃度及び拡散深さが得られず、拡散の精度が悪
化するという問題点がある。
本発明者らは、AlあるいはGaのイオン注入
後、Si基体表面に新たな多結晶Si層を堆積させて
から熱処理を行うことで上述の問題点が回避され
得ることを見出した。この方法によれば、新たに
堆積された多結晶Si層が注入イオンの外方拡散を
防止し、かつSi基体表面での注入イオンの偏析を
防止する役割をはたす。また、イオン注入法を用
いるため、選択拡散が容易である。
後、Si基体表面に新たな多結晶Si層を堆積させて
から熱処理を行うことで上述の問題点が回避され
得ることを見出した。この方法によれば、新たに
堆積された多結晶Si層が注入イオンの外方拡散を
防止し、かつSi基体表面での注入イオンの偏析を
防止する役割をはたす。また、イオン注入法を用
いるため、選択拡散が容易である。
以下、本発明を実施例により、説明する。
本実施例で用いたSi基体は導電型がｎ型で不純
物濃度が３×1013atoms／cm3である。このSi基体
の一方の主表面に開口部を有する厚さ１μｍの
SiO2膜を形成し、Alイオンを30KeVの加速エネ
ルギーで１×1016ions／cm2注入した。その後上述
のSiO2膜を除去し、Si基体の一方の主表面上に多
結晶SiをSiH4の熱分解法により１μｍの厚さで形
成した。形成条件は温度が700℃、雰囲気がH2：
40／min、SiH4：100cm3／min、時間が１時間で
あつた。この後、Si基体を熱処理した。その条件
は温度が1250℃、雰囲気がO2：10％、N2：90
％、時間が９時間であつた。
物濃度が３×1013atoms／cm3である。このSi基体
の一方の主表面に開口部を有する厚さ１μｍの
SiO2膜を形成し、Alイオンを30KeVの加速エネ
ルギーで１×1016ions／cm2注入した。その後上述
のSiO2膜を除去し、Si基体の一方の主表面上に多
結晶SiをSiH4の熱分解法により１μｍの厚さで形
成した。形成条件は温度が700℃、雰囲気がH2：
40／min、SiH4：100cm3／min、時間が１時間で
あつた。この後、Si基体を熱処理した。その条件
は温度が1250℃、雰囲気がO2：10％、N2：90
％、時間が９時間であつた。
第１図に上述のイオン注入後の不純物濃度分布
(A)および熱処理後の活性化された不純物濃度分布
(B)を示す。(A)において、イオンの注入深さは約
0.05μｍである。なお、比較例として上述したと
同じ条件でイオン注入した後、SiO2膜のマスク
を除去し、直ちに上述したと同じ条件の熱処理の
みを施した場合(C)および上述したと同じ条件でイ
オン注入した後、SiO2膜のマスクを除去し、
SiH4を流さない点を除けば上述の多結晶Siの形成
時と同じ条件での処理と上述したと同じ条件での
熱処理を順次施した場合(D)のそれぞれについての
活性化された不純物濃度分布を示す。
(A)および熱処理後の活性化された不純物濃度分布
(B)を示す。(A)において、イオンの注入深さは約
0.05μｍである。なお、比較例として上述したと
同じ条件でイオン注入した後、SiO2膜のマスク
を除去し、直ちに上述したと同じ条件の熱処理の
みを施した場合(C)および上述したと同じ条件でイ
オン注入した後、SiO2膜のマスクを除去し、
SiH4を流さない点を除けば上述の多結晶Siの形成
時と同じ条件での処理と上述したと同じ条件での
熱処理を順次施した場合(D)のそれぞれについての
活性化された不純物濃度分布を示す。
第１図によれば次のことがわかる。(B)と(C)を比
較すると、(B)はピーク濃度が(C)の約10倍になつて
おり、濃度が上昇したために拡散深さも２倍以上
になつている。このような効果は単にH2雰囲気
中で加熱したためあらわれたものではない。(C)と
(D)を比較すればこのことが明白である。すなわ
ち、H2雰囲気中での熱処理を経た(D)では(C)より
さらに濃度が低下している。(D)においてはH2雰
囲気での熱処理時にSi基体の表面からAlが外方拡
散したために濃度が低下したものと推察される。
較すると、(B)はピーク濃度が(C)の約10倍になつて
おり、濃度が上昇したために拡散深さも２倍以上
になつている。このような効果は単にH2雰囲気
中で加熱したためあらわれたものではない。(C)と
(D)を比較すればこのことが明白である。すなわ
ち、H2雰囲気中での熱処理を経た(D)では(C)より
さらに濃度が低下している。(D)においてはH2雰
囲気での熱処理時にSi基体の表面からAlが外方拡
散したために濃度が低下したものと推察される。
以上のことから、本発明の実施例である(A)にお
いてはSi基体の表面に多結晶Siが形成されたため
に濃度が上昇したことがわかる。このように本実
施例によれば、濃度が高くかつ比較的深いAl拡
散層が得られる。また、本実施例ではイオン注入
時にSiO2膜をマスクとして用い選択的にイオン
注入した。このSiO2膜の厚さはイオンが通過で
きない程度に厚く、かつ引続き施こされる熱処理
に先立つて除去される。したがつて、Alイオン
はこのSjO2膜の開口部に相当するSi基体表面に
のみ注入され、Alの精密な選択的拡散が実現さ
れる。この選択的イオン注入のためのマスクは熱
処理に先立つて除去されるため、SiO2に限ら
ず、レジン等他の材質であつてもよい。なお、選
択拡散を要しない場合はこのSiO2膜のマスクは
不要であることは言うまでもない。
いてはSi基体の表面に多結晶Siが形成されたため
に濃度が上昇したことがわかる。このように本実
施例によれば、濃度が高くかつ比較的深いAl拡
散層が得られる。また、本実施例ではイオン注入
時にSiO2膜をマスクとして用い選択的にイオン
注入した。このSiO2膜の厚さはイオンが通過で
きない程度に厚く、かつ引続き施こされる熱処理
に先立つて除去される。したがつて、Alイオン
はこのSjO2膜の開口部に相当するSi基体表面に
のみ注入され、Alの精密な選択的拡散が実現さ
れる。この選択的イオン注入のためのマスクは熱
処理に先立つて除去されるため、SiO2に限ら
ず、レジン等他の材質であつてもよい。なお、選
択拡散を要しない場合はこのSiO2膜のマスクは
不要であることは言うまでもない。
次に、Gaイオンの場合について説明する。
Alイオンの場合と同じSi基体を用い、その一方
の主表面からGaイオンを30KeVの加速エネルギ
ーで５×1016ions／cm2注入した。その後、Si基体
の一方の主表面上に多結晶SiをSiH4の熱分解法に
より１μｍの厚さで形成した。形成条件はAlの
場合と同じである。この後、Si基体を熱処理し
た。この条件は温度が1250℃、雰囲気がO2：10
％、N2：90％、時間が17時間であつた。
の主表面からGaイオンを30KeVの加速エネルギ
ーで５×1016ions／cm2注入した。その後、Si基体
の一方の主表面上に多結晶SiをSiH4の熱分解法に
より１μｍの厚さで形成した。形成条件はAlの
場合と同じである。この後、Si基体を熱処理し
た。この条件は温度が1250℃、雰囲気がO2：10
％、N2：90％、時間が17時間であつた。
第２図に上述のイオン注入直後の不純物濃度分
布(A)および熱処理後の活性化された不純物濃度分
布(B)を示す。(A)において注入されたイオンの深さ
は約0.02μｍである。なお、比較例として上述し
たと同じ条件でイオン注入した後、直ちに上述し
たと同じ条件の熱処理のみを施した場合(C)、およ
び上述したと同じ条件でイオン注入した後、
SiH4を流さない点を除けば上述の多結晶Siの形成
時と同じ条件での処理と上述したと同じ条件での
熱処理を順次施した場合(D)のそれぞれについての
不純物濃度分布を示す。
布(A)および熱処理後の活性化された不純物濃度分
布(B)を示す。(A)において注入されたイオンの深さ
は約0.02μｍである。なお、比較例として上述し
たと同じ条件でイオン注入した後、直ちに上述し
たと同じ条件の熱処理のみを施した場合(C)、およ
び上述したと同じ条件でイオン注入した後、
SiH4を流さない点を除けば上述の多結晶Siの形成
時と同じ条件での処理と上述したと同じ条件での
熱処理を順次施した場合(D)のそれぞれについての
不純物濃度分布を示す。
第２図によれば、Gaの場合もAlと全く同様の
傾向を示していることがわかる。すなわち、Ga
においても多結晶SiをSi基体の表面に形成した後
に熱処理するとSi基体内での不純物濃度が上昇す
るのである。
傾向を示していることがわかる。すなわち、Ga
においても多結晶SiをSi基体の表面に形成した後
に熱処理するとSi基体内での不純物濃度が上昇す
るのである。
次に、本発明の方法においてイオン注入後にSi
基体表面に堆積される多結晶Si層について説明す
る。この多結晶Si層は本発明の方法に必須のもの
であるが、その製法は任意である。このSi層の作
用効果は次の通りである。
基体表面に堆積される多結晶Si層について説明す
る。この多結晶Si層は本発明の方法に必須のもの
であるが、その製法は任意である。このSi層の作
用効果は次の通りである。
まず、イオン注入によるSi基体表面近傍の結晶
性の乱れを改善し、その結果外方拡散係数を小さ
くする効果がある。SiO2等Si以外の皮膜はSiとの
界面でストレスを生じ、かえつてSi表面層に結晶
欠陥を作り出してしまうためこの効果はSi層にし
かないものである。
性の乱れを改善し、その結果外方拡散係数を小さ
くする効果がある。SiO2等Si以外の皮膜はSiとの
界面でストレスを生じ、かえつてSi表面層に結晶
欠陥を作り出してしまうためこの効果はSi層にし
かないものである。
第２に、イオン注入層が実効的にSi基体の内部
に持ち込まれるという点がある。第１図あるいは
第２図でもわかるように、イオン注入層は0.1μ
ｍ以下のごく薄い層である。したがつて、外方拡
散係数がたとえ大きくなくても注入された大部分
の不純物原子は熱処理中にSi基体の外に出てしま
う。多結晶Si層は有効にこれを阻止しているので
ある。AlおよびGaはSiO2中での拡散係数がSi中
でのそれに比べ数桁大きいために、SiO2層には
この作用がほとんどない。さらに、AlおよびGa
の拡散係数が小さい材料としてSi3N4層が考えら
れるが、この膜はSi基体との接着性が悪く、実用
にならない。
に持ち込まれるという点がある。第１図あるいは
第２図でもわかるように、イオン注入層は0.1μ
ｍ以下のごく薄い層である。したがつて、外方拡
散係数がたとえ大きくなくても注入された大部分
の不純物原子は熱処理中にSi基体の外に出てしま
う。多結晶Si層は有効にこれを阻止しているので
ある。AlおよびGaはSiO2中での拡散係数がSi中
でのそれに比べ数桁大きいために、SiO2層には
この作用がほとんどない。さらに、AlおよびGa
の拡散係数が小さい材料としてSi3N4層が考えら
れるが、この膜はSi基体との接着性が悪く、実用
にならない。
なお、上述の多結晶Si層はドライブインのため
の熱処理後、所望により、エツチング等により除
去され得る。あるいはレーザアニール法により単
結晶化され、または多結晶状態のまま残されても
よい。
の熱処理後、所望により、エツチング等により除
去され得る。あるいはレーザアニール法により単
結晶化され、または多結晶状態のまま残されても
よい。
次に、この多結晶Si層の厚さの好ましい範囲に
ついて説明する。多結晶Si層の厚さを0.1μｍか
ら50μｍまで変化させた場合の上述の実施例にお
ける熱処理後の濃度(B)と比較例の濃度(C)のそれぞ
れのピーク値の比をAlについて、第３図に示
す。多結晶Si層の形成温度は800℃である。単結
晶に比較して低温で形成し得る多結晶Siの場合で
も最低600℃に加熱しなければならず、その際、
不純物（AlあるいはGa）のSi基体表面からの外
方拡散を伴なう。Si層が薄すぎるとその効果を発
揮しえない。第３図によれば0.1μｍの厚さでは
かえつて濃度が低下している。したがつて、0.1
μｍでは厚さは小さすぎるのである。逆に厚さを
増していつても10μｍを越えるとその効果が飽和
してくる。多結晶Si層の形成時間は厚さに比例す
るから（第３図の場、１μｍにつき約10分）、厚
さの効果が飽和する以上の厚さに多結晶Si層を形
成することは無駄である。この点から考えて多結
晶Si層の厚さは10μｍ以下とすることが好まし
い。
ついて説明する。多結晶Si層の厚さを0.1μｍか
ら50μｍまで変化させた場合の上述の実施例にお
ける熱処理後の濃度(B)と比較例の濃度(C)のそれぞ
れのピーク値の比をAlについて、第３図に示
す。多結晶Si層の形成温度は800℃である。単結
晶に比較して低温で形成し得る多結晶Siの場合で
も最低600℃に加熱しなければならず、その際、
不純物（AlあるいはGa）のSi基体表面からの外
方拡散を伴なう。Si層が薄すぎるとその効果を発
揮しえない。第３図によれば0.1μｍの厚さでは
かえつて濃度が低下している。したがつて、0.1
μｍでは厚さは小さすぎるのである。逆に厚さを
増していつても10μｍを越えるとその効果が飽和
してくる。多結晶Si層の形成時間は厚さに比例す
るから（第３図の場、１μｍにつき約10分）、厚
さの効果が飽和する以上の厚さに多結晶Si層を形
成することは無駄である。この点から考えて多結
晶Si層の厚さは10μｍ以下とすることが好まし
い。
次に、熱処理工程について説明する。熱処理は
AlあるいはGaイオンの活性化およびドライブイ
ンを目的として行なわれる。その好ましい条件は
次の通りである。
AlあるいはGaイオンの活性化およびドライブイ
ンを目的として行なわれる。その好ましい条件は
次の通りである。
まず温度であるが、目的が比較的深い拡散層の
形成であるから、できるだけ高い温度が拡散時間
を短縮する上で望ましい。しかし、温度を高くす
ると炉芯管である石英の軟化による変形や結晶化
が著しく促進されるため、1250℃以下が好まし
い。次に下限であるが、拡散温度を100℃下げる
と同じ深さの拡散層を得るのに熱処理時間が10倍
以上にもなるため、拡散時間を実用的な長さとす
るために1150℃以下が好ましい。ただし、従来ボ
ロン(B)を用いて1250℃で拡散層を形成していた場
合にこれをAlあるいはGaに切り換えて同様の拡
散層を得ようとする場合には1100℃でも使用可能
と考えられ、このような低温処理は上述した石英
管の劣化防止の観点からも望ましい。
形成であるから、できるだけ高い温度が拡散時間
を短縮する上で望ましい。しかし、温度を高くす
ると炉芯管である石英の軟化による変形や結晶化
が著しく促進されるため、1250℃以下が好まし
い。次に下限であるが、拡散温度を100℃下げる
と同じ深さの拡散層を得るのに熱処理時間が10倍
以上にもなるため、拡散時間を実用的な長さとす
るために1150℃以下が好ましい。ただし、従来ボ
ロン(B)を用いて1250℃で拡散層を形成していた場
合にこれをAlあるいはGaに切り換えて同様の拡
散層を得ようとする場合には1100℃でも使用可能
と考えられ、このような低温処理は上述した石英
管の劣化防止の観点からも望ましい。
次に雰囲気については本発明の方法ではSi基体
と雰囲気が直接接触しないため特に制約はない
が、100％N2では多結晶Si層表面に窒化膜が形成
されるため好ましくない。したがつて、雰囲気は
窒化膜が形成されない条件すなわち例えば以下に
挙げるものが望ましい。
と雰囲気が直接接触しないため特に制約はない
が、100％N2では多結晶Si層表面に窒化膜が形成
されるため好ましくない。したがつて、雰囲気は
窒化膜が形成されない条件すなわち例えば以下に
挙げるものが望ましい。
(1)O210％以上を含むN2、(2)100％O2、(3)100％
不活性ガス（例えばAr）。
不活性ガス（例えばAr）。
以上説明したように、本発明によればAlある
いはGaの精度のよいドーピングを低コストで実
現するのに効果がある。
いはGaの精度のよいドーピングを低コストで実
現するのに効果がある。
第１図は本発明の実施例の効果を示すグラフ、
第２図は本発明の他の実施例の効果を示すグラ
フ、第３図は本発明の実施例にて用いられた多結
晶Si層の厚さとドライブイン後のピーク濃度の関
係を示すグラフである。
第２図は本発明の他の実施例の効果を示すグラ
フ、第３図は本発明の実施例にて用いられた多結
晶Si層の厚さとドライブイン後のピーク濃度の関
係を示すグラフである。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板にその一主表面からアルミニウ
ムあるいはガリウムのイオンを注入する工程と、
上記一主表面上に多結晶シリコンを被着させる工
程と、上記シリコン基体を加熱して注入されたイ
オンを活性化するとともにシリコン基体に所定の
深さまで拡散させる工程とを有することを特徴と
する半導体装置の製造方法。 ２ 特許請求の範囲第１項において、上記シリコ
ン基体の主表面に被着されるシリコンは厚さが１
μｍ以上であることを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55127245A JPS5752128A (en) | 1980-09-16 | 1980-09-16 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55127245A JPS5752128A (en) | 1980-09-16 | 1980-09-16 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5752128A JPS5752128A (en) | 1982-03-27 |
| JPS6255689B2 true JPS6255689B2 (ja) | 1987-11-20 |
Family
ID=14955284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55127245A Granted JPS5752128A (en) | 1980-09-16 | 1980-09-16 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5752128A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019523986A (ja) * | 2016-05-31 | 2019-08-29 | レーザー システムズ アンド ソリューションズ オブ ヨーロッパ | 深い接合の電子装置及びその製造方法 |
-
1980
- 1980-09-16 JP JP55127245A patent/JPS5752128A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019523986A (ja) * | 2016-05-31 | 2019-08-29 | レーザー システムズ アンド ソリューションズ オブ ヨーロッパ | 深い接合の電子装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5752128A (en) | 1982-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0090940B1 (en) | Method of forming emitter and intrinsic base regions of a bipolar transistor | |
| US4771016A (en) | Using a rapid thermal process for manufacturing a wafer bonded soi semiconductor | |
| EP0193021A1 (en) | A method of forming an ion implanted gallium arsenide device | |
| US4452645A (en) | Method of making emitter regions by implantation through a non-monocrystalline layer | |
| US3745070A (en) | Method of manufacturing semiconductor devices | |
| US2974073A (en) | Method of making phosphorus diffused silicon semiconductor devices | |
| US4329773A (en) | Method of making low leakage shallow junction IGFET devices | |
| US4351677A (en) | Method of manufacturing semiconductor device having aluminum diffused semiconductor substrate | |
| US4267014A (en) | Semiconductor encapsulant for annealing ion-implanted GaAs | |
| US4755487A (en) | Method for making bipolar transistors using rapid thermal annealing | |
| US4050967A (en) | Method of selective aluminum diffusion | |
| JPS5917243A (ja) | 半導体装置の製造方法 | |
| JPS6227727B2 (ja) | ||
| JPS6255689B2 (ja) | ||
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| EP0219243A2 (en) | Process of manufacturing a bipolar transistor | |
| JPH039612B2 (ja) | ||
| US3791884A (en) | Method of producing a pnp silicon transistor | |
| US5340752A (en) | Method for forming a bipolar transistor using doped SOG | |
| US3503813A (en) | Method of making a semiconductor device | |
| US3771028A (en) | High gain, low saturation transistor | |
| CA1131797A (en) | Fabrication of a semiconductor device in a simulated epitaxial layer | |
| JPS6155250B2 (ja) | ||
| JPH0673350B2 (ja) | 半導体装置の製造方法 | |
| JPH01243582A (ja) | 半導体装置およびその製造方法 |