JPS5961950A - 半導体装置およびその組立に用いるリ−ドフレ−ム - Google Patents

半導体装置およびその組立に用いるリ−ドフレ−ム

Info

Publication number
JPS5961950A
JPS5961950A JP57170886A JP17088682A JPS5961950A JP S5961950 A JPS5961950 A JP S5961950A JP 57170886 A JP57170886 A JP 57170886A JP 17088682 A JP17088682 A JP 17088682A JP S5961950 A JPS5961950 A JP S5961950A
Authority
JP
Japan
Prior art keywords
lead
wire
connection
header
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57170886A
Other languages
English (en)
Inventor
Tomio Yamada
富男 山田
Akiro Hoshi
星 彰郎
Akira Matsuura
彰 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57170886A priority Critical patent/JPS5961950A/ja
Publication of JPS5961950A publication Critical patent/JPS5961950A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H10W70/427—Bent parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明にレジンパッケージ型半導体装置およびその組立
に用いるリードフレームに関する。
レジンパッケージ型半導体装置の一つとして、第1図に
示すようなTO−220型のトランジスタが知らnてb
る。このトランジスタlid平行に延在する3本のリー
ド2全有してbる。そして、中央のり−ド2は内端部で
下方に折れ曲がシ、その先端でヘッダ3と呼ぶ幅広の導
板に連結されている。ヘッダ3のリード側内端部上面に
はトランジスタ用のベレット4が固定δれている。また
、ベレット4のエミッタ、ベース、コレクタの各電極は
対応するリード2の内端部にワイヤ5を介して接続され
て込る。また、ヘッダ3の内端部からリード2の内端部
分はレジンモールドによるモールド体6によってパッケ
ージされている。ヘッダ3は下面が露出し、放熱面とな
っている。なお、ヘッダ3は各リード2よシもそのN嘔
が厚くなっ−(tnる。そこで、組立に用いるリードフ
レームは、一部が厚い異形材全町ち抜いてパターニング
化した後、中央のリードを一段、階段状に折シ曲げてI
J−)−7レームを形成したシ、あるいは厚いヘッダと
薄いリード列と音別々に形成した後、先端が下方に折シ
曲げら7れた中央リード’r−、ラダに設けた切込部に
カシメによって接続してリードフレームヶ形成している
。
このようなトランジスタでは、中央のリードであるコレ
クタリードにワイヤを接続する際ワイヤはコレクタリー
ドのHI1曲げ部分上に接続さn易い。丁なわち、設計
上でに平坦となった部分にワイヤが接続されるようにな
っていても、ワイヤボンディングの接続位置のバラツキ
によってワイヤが曲面上に接続されることもあシ、また
、リードフレームの加工精度のバラツキによって平坦と
なる部分であっても、実際にはまだ平坦とにならない曲
面部分である場合もある。
功、在はパンケージの小型化が図ら7Lでいるためさら
にワイヤがリードの折れ曲げ部分上に接続され易くなる
。
この結果、曲面HI3分に接続さt′したワイーヤにそ
の接続強度が弱く接続の侶頼性瀘低くな広 トランジス
タの製造歩留の低下、(g顕性の低下を来たしてしまう
。
したがって、本発明の[1的は、一部のリードの内端が
下方に折れ曲がってヘッダに連結され、かつこの折れ曲
がったリードの内端部にワイヤ?接続する構造の半導体
装置におけるワイヤの接合強度向上を図ることにある。
このような目的音達成するために不発明に、一部のリー
ドの内端が下方に折れ曲がって−・ラダにlさn、〃・
つこのリードの内端部分には該IJ−ドより分岐した平
j旦な接続用突子が設けられてなるリードフレームを用
すて半導体装1腹全製造してなるものでおシ、半導体装
置の状態では6+1記−ラダ上に固定したべVットの所
定の電極に接続したワイヤにその一端?前記接続用突子
上に接続してなるものである。
以下、#/、施列によυ本発明全説明する。
第3図は本発明の一爽m列によるトランジスタ勿示す一
部紮切シ欠いた平面図、第2図は同じく断面図、第5図
は同じくトランジスタ全製造する除用いるリードフレー
ムの斜視図である。
この実施列のトランジスタ1は平行に延在する3本のり
一ド2葡有している。そして、中央のり一ド2は内端部
で二叉に分岐し、一方は下方に折れ曲がシ、その先端で
ヘッダ3と呼ぶ幅広の導板に連結されている。また、分
岐した曲刃は前記折れ曲が9部分の側方に突出して接続
用突子7全形作っている。この接続用突子7は平坦(フ
ラット)となシ、両側のり一ド2の内端部と同様にワイ
ヤ接続領域を形作っている。両側のリード2のワイヤ接
続領域は両側に張出部を有して後述するモールド体から
抜は難いように引掛けるようになっている。
ヘッダ3のリード側内端部上面にはトランジスタ用のベ
レット4が固定されている。筐之、ペレット4のエミッ
タ、ベース、コレクタの各電極は対応するリード2のワ
イヤ接続領域に接続さnている。筐た、−ラダ3の内端
部からり一ド2の内端部分はレジンモールドによるモー
ルド体6によってパンケージ芒nて込る。ヘッダ3は下
面がモールド体6から露出し、放熱面となっている。1
^、ヘッダ3は各リード2の厚さよシも厚くなっている
。葦り、ヘッダ3のモールド体6によって被われない左
端中央部にはこのトランジスタ1ケ取付板等に固定する
際使用する取付孔8が設けらnている。
このようなトランジスタ1に中央のり一ド2へのワイヤ
5の接続は、従来のようなり一ド2の折n曲がり近傍へ
の接続とは異なり、特別に設りた平坦な接続用突子7へ
の接続となるため、ワイヤ接合に何等不具合が生ぜず、
弥い接合強度を有するワイヤ接続が行なえる。したがっ
て、ワイヤ剥離、ワイヤ接続不良は起きないため、歩留
の向上全図ることができるとともに、ワイヤ接続の1g
頼度、トランジスタとしての信頼度が向上する。
つぎに、このトランジスタ1の組立NIQに用いるリー
ドフレームにつ論て第5図7参照しながら説明する。リ
ードフレーム9は埋い部分と薄い部分七有する異形材を
プレスによって所望形状に打ち抜くとともに、一部で階
段状に折り曲げることによって形成される。丁なわち、
異形制の厚肉部はヘッダ3が形作らnX薄肉部は3本の
IJ −ト” 2およびこnらリード2を連結する枠片
10.ダム片11が形作られる。3本のり一ド2のうち
、中央のり一ド2はその内端部は二叉に形成場れ、一方
は折シ曲けられてヘッダ3と連結し、曲刃に折シ曲げ部
分の側方に延在する接続用突子7を形作る。筐た、ヘッ
ダ3の左端中央には取付孔8が、砕片10にはリードフ
レーム9の取扱時のガイドして用いるガイド孔12が設
けられている。
このようなリードフレーム9にあっては、トランジスタ
の組立においては、ヘッダ3の上面所定部にベレット4
を固定した後、このベレット4の電極とリード2の内端
(中央リード2にあっては接続用突子7)とをワイヤ5
で接続する。その後、レジンモールドによって所定部を
被い、不要となったダム片11および枠片10會切断除
去して、第3図に示すようなトランジスタtr製造する
。
なお、本発明は前記実施列に限定されない。丁なわち、
−ラダ3と中央のり一ド2はカシメ等によって連結さn
る構造でもより0 1た、本発明はトランジスタ以外の集積回路等にも適用
できる。
以上のように、本発明によれば、一部のリードの内端が
下方に折n曲がって−・ラダに連結され、かつこの折n
曲がったリードの内端部にワイヤを接続する構造の半導
体装置におりて、ワイヤの接合強度の向上を図ることが
できる。
【図面の簡単な説明】
第1図は従来のトランジスタ全示す平面図、第2図は同
じく断面図、 第3図は本発明の一実施例によるトランジスタの平面図
、 第4図は同じく断面図、 第5図に同じくリードフレーム全売す斜視図である。 1・・・トランジスタ、2・・・リード、3・・・ヘッ
ダ、4・・・ベレット、5・・・ワイヤ、6・・・モー
ルド体、7・・・接続用突子、9・・・リードフレーム
。 計 ! 」 \b

Claims (1)

  1. 【特許請求の範囲】 1一部のリードの内端が下方に折れ曲がって一ッダに連
    結されるとともに、ハンダ上に固定したベレットの所定
    電極に接続されたワイヤの一端をこの折れ曲がD IJ
    −ドの内端部分に接続してなる半導体装置において、前
    記ヘッダに連結嘔れたリードの内端部分には、該リード
    よ多分岐した平坦な接続用突子が設けられていることに
    %徴とする半導体装置。 2、一部のリードの内端が下方に折れ曲がりて−・ラダ
    に連結さnてなるリードフレームにおいて、前記ヘッダ
    に連結されたリードの内端部分には、該リードよ多分岐
    した平坦な接続用突子が設けらnていること’に’Ft
    徴とするり−ドフレーム。
JP57170886A 1982-10-01 1982-10-01 半導体装置およびその組立に用いるリ−ドフレ−ム Pending JPS5961950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57170886A JPS5961950A (ja) 1982-10-01 1982-10-01 半導体装置およびその組立に用いるリ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57170886A JPS5961950A (ja) 1982-10-01 1982-10-01 半導体装置およびその組立に用いるリ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS5961950A true JPS5961950A (ja) 1984-04-09

Family

ID=15913134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57170886A Pending JPS5961950A (ja) 1982-10-01 1982-10-01 半導体装置およびその組立に用いるリ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS5961950A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589399B2 (en) 2005-08-26 2009-09-15 Sharp Kabushiki Kaisha Semiconductor device, lead frame used in the semiconductor device and electronic equipment using the semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589399B2 (en) 2005-08-26 2009-09-15 Sharp Kabushiki Kaisha Semiconductor device, lead frame used in the semiconductor device and electronic equipment using the semiconductor device

Similar Documents

Publication Publication Date Title
US4937656A (en) Semiconductor device
US5977615A (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
JP3038553B2 (ja) 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法
JP2002222906A (ja) 半導体装置の製造方法および半導体装置
CN112913009B (zh) 半导体装置以及引线框材料
US6291262B1 (en) Surface mount TO-220 package and process for the manufacture thereof
US4987473A (en) Leadframe system with multi-tier leads
US6107676A (en) Leadframe and a method of manufacturing a semiconductor device by use of it
JPH04233244A (ja) 集積回路アセンブリ
JPS58218149A (ja) 樹脂封止ダイオ−ド用リ−ドフレ−ム
JP3614738B2 (ja) 樹脂封止型半導体装置
JPH05315520A (ja) 表面実装型半導体装置及びそのアウターリードの折り曲げ加工方法
JPH11233709A (ja) 半導体装置およびその製造方法ならびに電子装置
JP3036597B1 (ja) 半導体装置用リードフレーム
US20250006597A1 (en) Semiconductor device as well as a method for manufacturing such semiconductor device
JP3781926B2 (ja) 光結合半導体装置
JP2001135767A (ja) 半導体装置およびその製造方法
JPS5812452Y2 (ja) 半導体装置
JPS6234154B2 (ja)
JPH02278857A (ja) 樹脂封止型半導体装置
JPS5893336A (ja) 半導体装置
JP2979637B2 (ja) 半導体装置
KR200141173Y1 (ko) 리드돌출형 반도체 패키지
JP2504901B2 (ja) 複数の電子部品パッケ―ジの製造方法
JP2000021922A (ja) 半導体装置及びその製造方法