JPS5963015A - 回転体磁気記憶装置 - Google Patents
回転体磁気記憶装置Info
- Publication number
- JPS5963015A JPS5963015A JP57173186A JP17318682A JPS5963015A JP S5963015 A JPS5963015 A JP S5963015A JP 57173186 A JP57173186 A JP 57173186A JP 17318682 A JP17318682 A JP 17318682A JP S5963015 A JPS5963015 A JP S5963015A
- Authority
- JP
- Japan
- Prior art keywords
- data
- read
- sector
- error
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1816—Testing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は回転体磁気記憶装置に係り、特にファイルの高
信頼性全要求するシステムに使用するのに適した回転体
磁気記憶装置に関する。
信頼性全要求するシステムに使用するのに適した回転体
磁気記憶装置に関する。
回転体磁気記憶装置は、システムプログラムやこれに類
する重要データ、更に大容せ・ランダムアクセスの性質
により大量のプログラム・データが格納される為、回転
体磁気記憶装置からの読み取りケ正しく行うことができ
ない場合はシステムダウンに波及する可能性が大きい。
する重要データ、更に大容せ・ランダムアクセスの性質
により大量のプログラム・データが格納される為、回転
体磁気記憶装置からの読み取りケ正しく行うことができ
ない場合はシステムダウンに波及する可能性が大きい。
読み取りが正しく行えない場合の要因として、（１）’
４！＠込み回路のインターミツテントな誤動作、（２）
媒体の磁化レベルの経年的な低下、（３）ヘッド位置決
め機構の機械的摩柱による位置汲め精度の低下、 等が主である。
４！＠込み回路のインターミツテントな誤動作、（２）
媒体の磁化レベルの経年的な低下、（３）ヘッド位置決
め機構の機械的摩柱による位置汲め精度の低下、 等が主である。
従来の磁気記憶制御装置で（′ま、これらの原因によっ
て読み取りに際して誤り全快量した場合にはコマンドリ
トライによる回復試行、または検出した誤りに対する訂
正を行って対処していた。その為、−磁化レベルの経年
的な低下に基づき読み取り誤りを生じる場合にはコマン
ドリトライまたは誤り訂正を読み取り毎に繰り返す事に
なり、データ転送のスルーブツトが低下していた。
て読み取りに際して誤り全快量した場合にはコマンドリ
トライによる回復試行、または検出した誤りに対する訂
正を行って対処していた。その為、−磁化レベルの経年
的な低下に基づき読み取り誤りを生じる場合にはコマン
ドリトライまたは誤り訂正を読み取り毎に繰り返す事に
なり、データ転送のスルーブツトが低下していた。
また、ソフトウェアによって定期的に全ての記憶内容の
読み出し、再書き込み？行わせることによって媒体の磁
化レベルの経年的低下による誤読み取りを防止すること
も提案されているが、この方法ではソフトウェアの負担
が増加するとともに、正常な磁化レベルに対しても読み
出し、再書込み？行うので大量のデータの読み取り、書
き込みケ行わねばならず、本来の業務のスループットが
低下させられる。
読み出し、再書き込み？行わせることによって媒体の磁
化レベルの経年的低下による誤読み取りを防止すること
も提案されているが、この方法ではソフトウェアの負担
が増加するとともに、正常な磁化レベルに対しても読み
出し、再書込み？行うので大量のデータの読み取り、書
き込みケ行わねばならず、本来の業務のスループットが
低下させられる。
本発明の目的は読み取り誤り音検出してこれケ訂正した
場合に、訂正後の正しいデータを誤りケ生じた部位に自
動的に書き込むことによって、ソフトウェアの負担とス
ループットの低下なしにデータの自己予防保全を行うと
共に、処理性の低下？抑止する冒信頼度な回転体磁気記
憶装置？提供することにある。
場合に、訂正後の正しいデータを誤りケ生じた部位に自
動的に書き込むことによって、ソフトウェアの負担とス
ループットの低下なしにデータの自己予防保全を行うと
共に、処理性の低下？抑止する冒信頼度な回転体磁気記
憶装置？提供することにある。
本発明の特徴は、ブロックデータ読み取シ中に誤りケ伏
出、訂正した場合、訂正データ全磁気記憶媒体上の該当
ブロックに再書込みすることである。この場合の再書込
みは、次のブロックに対する回転待ち時間内に行なわれ
る。
出、訂正した場合、訂正データ全磁気記憶媒体上の該当
ブロックに再書込みすることである。この場合の再書込
みは、次のブロックに対する回転待ち時間内に行なわれ
る。
データ読み取り中の誤りは、前述の如く、磁化レベルの
経年的な低下で発生する場合があるが、本発明によめ訂
正データの再書込みにより、当該ブロックケ次回に読み
出す場廿は、正しく読み取ることが可能であり、コマン
ドリトライ、或いは誤り訂正を繰り返したり更には、１
洸み取りが出来なくなるという不都合全防止できる。
経年的な低下で発生する場合があるが、本発明によめ訂
正データの再書込みにより、当該ブロックケ次回に読み
出す場廿は、正しく読み取ることが可能であり、コマン
ドリトライ、或いは誤り訂正を繰り返したり更には、１
洸み取りが出来なくなるという不都合全防止できる。
一般（ｆこ、誤り訂正に安する時間は、数ブロック分の
読み取り時間に相当し、読み取りバッファが２つで交替
バッファ方式のものでは、１つのブロックに誤りが発生
した場合、次のブロックの読み取りは少なくとも１回転
待たねばならない。本発明による訂正データの書込みは
、この回転待ち時間内に行なわれるので、訂正データの
書込み動作を付加したことによる次ブロツクデータの読
み取りが長くなるという不都合は全くない。
読み取り時間に相当し、読み取りバッファが２つで交替
バッファ方式のものでは、１つのブロックに誤りが発生
した場合、次のブロックの読み取りは少なくとも１回転
待たねばならない。本発明による訂正データの書込みは
、この回転待ち時間内に行なわれるので、訂正データの
書込み動作を付加したことによる次ブロツクデータの読
み取りが長くなるという不都合は全くない。
第１図は本発明の実施例として用いた固定長セクタ方式
の磁気ディスク装置の記録フォーマットケ表わす。第１
図（８）はトラックの構成？表わし、２５個のセクタよ
シ成っていることを示す。（Ｂ）は各セクタに共通のセ
クタフォーマットを表わす。
の磁気ディスク装置の記録フォーマットケ表わす。第１
図（８）はトラックの構成？表わし、２５個のセクタよ
シ成っていることを示す。（Ｂ）は各セクタに共通のセ
クタフォーマットを表わす。
即ち、ｌ；Ｉ、１ｄ、１ｇが制御上不可欠なギャップ部
を表し、１ｂがセクタ？識別する為のＴＤ部、１ｅがデ
ータ部（ＤＡＴＡ ）であ１つ、ｌｃ、Ｉｆが誤り検出
・訂正を行う為のＥＣＣ検査ビット部である。後述の如
く、ディスク制御装置はＩＤ部及びデータ都？読み取る
場合に夫々のＥＣＣ検査ピッ） ｋ ｍｔみ取り終った
時点で、読み取シ中の誤りの有無を知ること力ＥｏＪ能
である。
を表し、１ｂがセクタ？識別する為のＴＤ部、１ｅがデ
ータ部（ＤＡＴＡ ）であ１つ、ｌｃ、Ｉｆが誤り検出
・訂正を行う為のＥＣＣ検査ビット部である。後述の如
く、ディスク制御装置はＩＤ部及びデータ都？読み取る
場合に夫々のＥＣＣ検査ピッ） ｋ ｍｔみ取り終った
時点で、読み取シ中の誤りの有無を知ること力ＥｏＪ能
である。
第２図は本発明における処理の一例？！５丁タイムチャ
ートで、（Ａ）はトラック上のフォーマットケ表し、第
１図と重複するものであるが、説明に必要な部分ケ抽出
して示しである。即ちセクタＮ−３からＮ＋２に示す１
１セクタにおいて標識部Ｉ Ｉ）、データ部ＤＡＴＡ全
示し、それぞれＩＤ、ＤＡＴＡの斜線部はエラー訂正コ
ードＥＣＣである。（Ｂ） 、 （Ｃ１は、第３図に示
す２つのバッファ２１０，２２０に対する、ディスクか
らの各セクタの読取りのタイミング全表す。０．（ト）
は上記２バツフア２１０゜２２０よシチャネルに対して
データが転送されるタイミング全表す。第２図（Ｂ）よ
り、明らかな如くバッファ２１０に格納されたセクタ（
Ｎ−３）のデータは、（（つ、（Ｉｊに示す通り、セク
タ（Ｎ−２）のデータがバッファ２２０に格納されてい
る顔中にチャネルに転送される。逆にバッファ２２０に
格納されているデータはセクタ（Ｎ−１）のデータがバ
ッファ２１０に格納されている顔中にチャネルに転送さ
れる。本動作は交代バッファ方式として一般に用いられ
ているものである。ここで、第２図０に示す斜線部分即
ちセクタ（へ））に於いて読み取りエラーを検出した場
合、ディスクが一回転する間にこのエラー？訂正し、セ
クタ（Ｎ＋１）全読み取ると同時にチャネルに訂正後の
データを送出することか可能である。本発明は、セクタ
（へ）でエラーを検出してからディスクの一回転を待っ
てセクタ（Ｎ＋１＋に！み取るという上記の動作の間に
ヘッドがセクタＮを必ず通過する点に着目し、第２図［
Ｆ］に示すタイミングで、訂正後のデータ？セクタＮＫ
書き込むものである。このためセクタ（へ）で検出した
エラーが、退会的なものでなく、記録面上に確かにエラ
ーとして存在する場合には本動作によって正しく曹き直
され、以後セクタ（へ）のデータを読み取る際に、エラ
ーの訂正を行う必要がなくなり、従って処理速度の低下
を抑制することが可能となる。
ートで、（Ａ）はトラック上のフォーマットケ表し、第
１図と重複するものであるが、説明に必要な部分ケ抽出
して示しである。即ちセクタＮ−３からＮ＋２に示す１
１セクタにおいて標識部Ｉ Ｉ）、データ部ＤＡＴＡ全
示し、それぞれＩＤ、ＤＡＴＡの斜線部はエラー訂正コ
ードＥＣＣである。（Ｂ） 、 （Ｃ１は、第３図に示
す２つのバッファ２１０，２２０に対する、ディスクか
らの各セクタの読取りのタイミング全表す。０．（ト）
は上記２バツフア２１０゜２２０よシチャネルに対して
データが転送されるタイミング全表す。第２図（Ｂ）よ
り、明らかな如くバッファ２１０に格納されたセクタ（
Ｎ−３）のデータは、（（つ、（Ｉｊに示す通り、セク
タ（Ｎ−２）のデータがバッファ２２０に格納されてい
る顔中にチャネルに転送される。逆にバッファ２２０に
格納されているデータはセクタ（Ｎ−１）のデータがバ
ッファ２１０に格納されている顔中にチャネルに転送さ
れる。本動作は交代バッファ方式として一般に用いられ
ているものである。ここで、第２図０に示す斜線部分即
ちセクタ（へ））に於いて読み取りエラーを検出した場
合、ディスクが一回転する間にこのエラー？訂正し、セ
クタ（Ｎ＋１）全読み取ると同時にチャネルに訂正後の
データを送出することか可能である。本発明は、セクタ
（へ）でエラーを検出してからディスクの一回転を待っ
てセクタ（Ｎ＋１＋に！み取るという上記の動作の間に
ヘッドがセクタＮを必ず通過する点に着目し、第２図［
Ｆ］に示すタイミングで、訂正後のデータ？セクタＮＫ
書き込むものである。このためセクタ（へ）で検出した
エラーが、退会的なものでなく、記録面上に確かにエラ
ーとして存在する場合には本動作によって正しく曹き直
され、以後セクタ（へ）のデータを読み取る際に、エラ
ーの訂正を行う必要がなくなり、従って処理速度の低下
を抑制することが可能となる。
第３図は本発明の一実施例を表わすブロック図である。
図中１０はディスクの制御装［ば、２０は図示していな
いチャネルとのインターフェース、３０は図示していな
いディスクとのインターフェースを表わす。制御装置１
０内部の１００は１ｂ［制御装置ＩＯ内の各部の動作及
びタイミング？規定する制御回路ケ表わす。２００はバ
ッファ回路を示し、３００はチャネル制御回路、４０（
）は演算回路を、また５００はディスクインターフェー
ス市１ｊ御回路を示す。１００，３００及び４００は従
来のディスク制御装置が含むものと同じ働き？するもの
であり、その説明葡省略する。２１０．２２０は夫々バ
ッファ記憶回路であり、２３０は書き込み時におけるＦ
ＣＣ検査ピットの計算、読み取９時における誤り検出及
び訂正を行う誤り制御回路である。２４０，２５０はバ
ッファ記１．は２１０゜２２０のアドレスとして２人力
のうちの片方７選ぶ選択回路、２６０，２７０に２人力
のＮＯＲ素子であり、２つの組合せによシフリップ７０
ツプケ構成している。５１０はデータの直往及び並直変
換回路？、５２０はディスク−］制御回路を表し、５３
０．５５０，５７０は２人力ＮＡＮＤ素子、５４０．５
６０は２人力ＯＲ素子ケ表している。
いチャネルとのインターフェース、３０は図示していな
いディスクとのインターフェースを表わす。制御装置１
０内部の１００は１ｂ［制御装置ＩＯ内の各部の動作及
びタイミング？規定する制御回路ケ表わす。２００はバ
ッファ回路を示し、３００はチャネル制御回路、４０（
）は演算回路を、また５００はディスクインターフェー
ス市１ｊ御回路を示す。１００，３００及び４００は従
来のディスク制御装置が含むものと同じ働き？するもの
であり、その説明葡省略する。２１０．２２０は夫々バ
ッファ記憶回路であり、２３０は書き込み時におけるＦ
ＣＣ検査ピットの計算、読み取９時における誤り検出及
び訂正を行う誤り制御回路である。２４０，２５０はバ
ッファ記１．は２１０゜２２０のアドレスとして２人力
のうちの片方７選ぶ選択回路、２６０，２７０に２人力
のＮＯＲ素子であり、２つの組合せによシフリップ７０
ツプケ構成している。５１０はデータの直往及び並直変
換回路？、５２０はディスク−］制御回路を表し、５３
０．５５０，５７０は２人力ＮＡＮＤ素子、５４０．５
６０は２人力ＯＲ素子ケ表している。
図示しないディスクより、ＩＰみ取られた直列データは
インターフェース部３０及び信号線５１１を介して変換
回路５１０により並夕１］化され、信号線５１２を介し
てバッファ記憶回路２１０或いは２２０に入力される。
インターフェース部３０及び信号線５１１を介して変換
回路５１０により並夕１］化され、信号線５１２を介し
てバッファ記憶回路２１０或いは２２０に入力される。
ここではセクタ代の読み取りデータはバッファ２２０ｖ
Ｃ格納するものとする。
Ｃ格納するものとする。
この場合、バッファのアドレスは、選択回路２５０が信
号線２４２により制（財）回路出力２５１全選択し、信
号線２２３ケ介して与える。読み取りデータはバッファ
２２０に格納されると同時に信号線２３１全介して誤り
制御回路２３０に入力される。
号線２４２により制（財）回路出力２５１全選択し、信
号線２２３ケ介して与える。読み取りデータはバッファ
２２０に格納されると同時に信号線２３１全介して誤り
制御回路２３０に入力される。
一方バツファ２１０に格納されているセクタ（Ｎ−１）
のデータは信号線２１２を介して出力され、チャネル制
御回路３００によりチャネルインターフェイス２０ケ介
してチャネルに転送される。バッファ２１０に対するア
ドレスの指定はバッファ２２０に対すると同様である。
のデータは信号線２１２を介して出力され、チャネル制
御回路３００によりチャネルインターフェイス２０ケ介
してチャネルに転送される。バッファ２１０に対するア
ドレスの指定はバッファ２２０に対すると同様である。
データケ１バッファ分読み取り終ると誤シ制御回路２３
０は読み取りエラーの有無に従い信号線２３４に１１」
または「０」？セットする。信号線２３４が「１」であ
ると制御回路１００はエラーがあったと判断し、信号線
２３３ケ介して誤シ制御回路２３０全訂正モードとして
エラーの訂正を行なわせる。訂正が正しく行われると信
号線２３６に負のパルスが発生し、ＮＯＲゲート２６０
，２７０で構成きれるフリップフロップ會トリガし、信
号線２６１が「１」にセットされる。次にエラー位置が
信号が反２３５に出力され、選択回路２５０によシ該ア
ドレスが選択されて、バッファ２２０に与えられる。ま
た正しいデータが信号線２３２，２２１’ｉ介して与え
られ、これケバップアに書き込むことによりバッファ内
のデータが訂正てれる。以上の動作が従来性ゎｆＬでい
る、交代バッファ方式における圃り訂正の方法である。
０は読み取りエラーの有無に従い信号線２３４に１１」
または「０」？セットする。信号線２３４が「１」であ
ると制御回路１００はエラーがあったと判断し、信号線
２３３ケ介して誤シ制御回路２３０全訂正モードとして
エラーの訂正を行なわせる。訂正が正しく行われると信
号線２３６に負のパルスが発生し、ＮＯＲゲート２６０
，２７０で構成きれるフリップフロップ會トリガし、信
号線２６１が「１」にセットされる。次にエラー位置が
信号が反２３５に出力され、選択回路２５０によシ該ア
ドレスが選択されて、バッファ２２０に与えられる。ま
た正しいデータが信号線２３２，２２１’ｉ介して与え
られ、これケバップアに書き込むことによりバッファ内
のデータが訂正てれる。以上の動作が従来性ゎｆＬでい
る、交代バッファ方式における圃り訂正の方法である。
上記動作に加え、一連のデーータ読取り中に訂正後のデ
ータｋＷき込むこと１ｏｉＴ能とするのがゲート５３０
〜５７０及びＮ ＯＲゲー）２６０，２７０によるフリ
ップフロップ回路でりる。５３２は一連の読み取りを行
うことケ示す読み取りモード線、５４２は一連のデータ
曹き込みヶ行うこと？示す−ｇき込みモード線であシ、
５５２ｆ′ｉデイスクに対する書き込み指令線、５７２
が読み取り指令線である。５５１，５７１は最終的にデ
ィスクに与えられるＷ［（、ＩＴＥ ＧＡＴＥ 及びＲ
，ＥＡＩ）ＧＡＴＥ澗号線である。
ータｋＷき込むこと１ｏｉＴ能とするのがゲート５３０
〜５７０及びＮ ＯＲゲー）２６０，２７０によるフリ
ップフロップ回路でりる。５３２は一連の読み取りを行
うことケ示す読み取りモード線、５４２は一連のデータ
曹き込みヶ行うこと？示す−ｇき込みモード線であシ、
５５２ｆ′ｉデイスクに対する書き込み指令線、５７２
が読み取り指令線である。５５１，５７１は最終的にデ
ィスクに与えられるＷ［（、ＩＴＥ ＧＡＴＥ 及びＲ
，ＥＡＩ）ＧＡＴＥ澗号線である。
ＲＥＡＩ）ＧＡＴＥ線５７線上７１取り、書き込み両モ
ードにおいてセット可能であることが必要なため、ＯＲ
素子５６０により両モードのＯＲｋとって５６１とし、
これケ読み取り指令線５７２のゲート信号としているの
は従来通りである。一方曹き込み指令線５５２に対する
ゲート信号５４１はこれまで曹き込みモード線５４２の
みであったのに対し、本実施例では読み取りモードで、
かつエラー訂正が行われたという条件を加えることによ
って、第２図に示す動作？可１４（４にしている。即ち
前述の如く、訂正が光子すると信号線２６１が「１」と
なり、読み取りモードに於てＡＮＤＡ子５３０の入力条
件が成立する。このため信号線５３１が「１」になり、
ＯＲ素子５４０の出力５４１全通して曹き込み指令線に
よる制御を可能とする。
ードにおいてセット可能であることが必要なため、ＯＲ
素子５６０により両モードのＯＲｋとって５６１とし、
これケ読み取り指令線５７２のゲート信号としているの
は従来通りである。一方曹き込み指令線５５２に対する
ゲート信号５４１はこれまで曹き込みモード線５４２の
みであったのに対し、本実施例では読み取りモードで、
かつエラー訂正が行われたという条件を加えることによ
って、第２図に示す動作？可１４（４にしている。即ち
前述の如く、訂正が光子すると信号線２６１が「１」と
なり、読み取りモードに於てＡＮＤＡ子５３０の入力条
件が成立する。このため信号線５３１が「１」になり、
ＯＲ素子５４０の出力５４１全通して曹き込み指令線に
よる制御を可能とする。
第２図の動作に戻れば、エラー訂正後セクタへか読み書
きヘッドの下を通過する際、バッファ２２０の出力全信
号線２２２，５１３を介して変換回路５１０に入力し、
ディスクにデータ？曹き込むと共に誤り制御回路２３０
に信号線２３１會介して入力する。この際誤り制御回路
２３０は信号線２３３により検査ピット計算モードとし
ておく。１セクタのデータ部金書き終ると、信号線２３
３により検査ビット１薯き込みモードとして誤シ制御回
路２３０内部に生成された検査ピッｌ−に信号線２３２
，５１．１：介してデータ部の直後にＥＣＣとして付加
する。セクタ（Ｎ＋ｌ ）以降の読み取りは、セクタへ
）の場合の読み取りの方法？繰り返すことにより行う。
きヘッドの下を通過する際、バッファ２２０の出力全信
号線２２２，５１３を介して変換回路５１０に入力し、
ディスクにデータ？曹き込むと共に誤り制御回路２３０
に信号線２３１會介して入力する。この際誤り制御回路
２３０は信号線２３３により検査ピット計算モードとし
ておく。１セクタのデータ部金書き終ると、信号線２３
３により検査ビット１薯き込みモードとして誤シ制御回
路２３０内部に生成された検査ピッｌ−に信号線２３２
，５１．１：介してデータ部の直後にＥＣＣとして付加
する。セクタ（Ｎ＋ｌ ）以降の読み取りは、セクタへ
）の場合の読み取りの方法？繰り返すことにより行う。
以上説明した如く、本発明によれば、チャネルに対して
訂正後のデータ全速るたけでなく、ディスク記録面上の
誤りケも処理装置が関与することなく訂正する為、仄の
効果が期待できる。
訂正後のデータ全速るたけでなく、ディスク記録面上の
誤りケも処理装置が関与することなく訂正する為、仄の
効果が期待できる。
（１）書き込みの際誤りが生じ、轟該セクタに対して再
書き込みが行われる迄に頻緊に読み取りが行われる場合
、本方式では２回目以降にはエラー訂正に要する回転待
ち時間が不要の為、処理性の低下が抑止される。
書き込みが行われる迄に頻緊に読み取りが行われる場合
、本方式では２回目以降にはエラー訂正に要する回転待
ち時間が不要の為、処理性の低下が抑止される。
（２）磁化レベルの低下が原因で読み取りに際してエラ
ー全検出する場合、本方式によれば訂正後のデータケ畜
き込むために磁化レベルが強化てれ、訂正が不可能なま
でに磁化のレベルが低下するのｒなくすことができる。
ー全検出する場合、本方式によれば訂正後のデータケ畜
き込むために磁化レベルが強化てれ、訂正が不可能なま
でに磁化のレベルが低下するのｒなくすことができる。
第１図は本発明に用いられる公知のセクタフォーマット
の一例？示す図、第２図は本発明による処理の流れケ説
明するためのタイムチャート、第３図は本発明の一実施
例會示すブロック図である。 １０・・・ディスクｉＩｉ！Ｉ御装置、２０・・・チャ
ネルインターフェース、３０・・・ディスクインターフ
ェース、１００・・・ディスク制御装置内制御回路、２
００・・・バッファ回路、３００・・・チャネル制御回
路、４００・・・演算回路、５００・・・ディスクイン
ターフェース７／ 図
の一例？示す図、第２図は本発明による処理の流れケ説
明するためのタイムチャート、第３図は本発明の一実施
例會示すブロック図である。 １０・・・ディスクｉＩｉ！Ｉ御装置、２０・・・チャ
ネルインターフェース、３０・・・ディスクインターフ
ェース、１００・・・ディスク制御装置内制御回路、２
００・・・バッファ回路、３００・・・チャネル制御回
路、４００・・・演算回路、５００・・・ディスクイン
ターフェース７／ 図
Claims (1)
- １、識別部とデータ部が１つのセクタとして！気記憶媒
体上に記憶されている回転体磁気記憶駆動装置および該
回転体磁気記憶駆動装置？制御する制御装置全備え、該
制御装置は、該セクタに付加した誤り検出、訂正ピッ）
ｋ用いて、データの読み取りに際して生じた誤り？訂正
するようになっている回転体磁気記・［ば装置において
、該ｉｌＩ制御装置内に、セクタデータの読み取シ動作
を行っている際に誤りを検出訂正した場合、当該訂正デ
ータケ該磁気記憶触体上の該当セクタに書込む手段を設
け、この訂正データの書込みは、次のセクタに対する回
転待ち時間内に行うようにしたこと全特徴とする回転体
磁気記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173186A JPS5963015A (ja) | 1982-10-04 | 1982-10-04 | 回転体磁気記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57173186A JPS5963015A (ja) | 1982-10-04 | 1982-10-04 | 回転体磁気記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5963015A true JPS5963015A (ja) | 1984-04-10 |
Family
ID=15955679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57173186A Pending JPS5963015A (ja) | 1982-10-04 | 1982-10-04 | 回転体磁気記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5963015A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03292526A (ja) * | 1990-04-11 | 1991-12-24 | Nec Corp | 磁気デイスク処理装置 |
| JPH06202818A (ja) * | 1992-12-21 | 1994-07-22 | Nec Corp | ディスク制御装置の制御方法 |
| US6683738B2 (en) | 1996-03-08 | 2004-01-27 | Hitachi, Ltd. | Storage device for reliably maintaining data in a reproducible state for a long period of time |
| JP2014199578A (ja) * | 2013-03-29 | 2014-10-23 | 富士通株式会社 | ストレージ制御装置、ストレージ制御プログラム及びストレージ制御方法 |
-
1982
- 1982-10-04 JP JP57173186A patent/JPS5963015A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03292526A (ja) * | 1990-04-11 | 1991-12-24 | Nec Corp | 磁気デイスク処理装置 |
| JPH06202818A (ja) * | 1992-12-21 | 1994-07-22 | Nec Corp | ディスク制御装置の制御方法 |
| US6683738B2 (en) | 1996-03-08 | 2004-01-27 | Hitachi, Ltd. | Storage device for reliably maintaining data in a reproducible state for a long period of time |
| JP2014199578A (ja) * | 2013-03-29 | 2014-10-23 | 富士通株式会社 | ストレージ制御装置、ストレージ制御プログラム及びストレージ制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4531213A (en) | Memory through checking system with comparison of data word parity before and after ECC processing | |
| US4926426A (en) | Error correction check during write cycles | |
| JPS6053341B2 (ja) | デ−タ処理システム | |
| US3735105A (en) | Error correcting system and method for monolithic memories | |
| EP1659494A2 (en) | Method and apparatus for classifying memory errors | |
| JP2669303B2 (ja) | ビットエラー訂正機能付き半導体メモリ | |
| EP0046323B1 (en) | Method of writing and reading sector-organized information into and out of a record carrier body and device for performing the method | |
| US8181075B2 (en) | Error correction device and recording and reproducing device | |
| JPS5963015A (ja) | 回転体磁気記憶装置 | |
| JPS58109954A (ja) | 磁気デイスク制御装置 | |
| JPS5870500A (ja) | 半導体記憶回路 | |
| JP3190867B2 (ja) | メモリ再書き込み動作誤り検出装置及び方法 | |
| JPH0573226A (ja) | 外部記憶装置におけるデータ入出力方式 | |
| JPS6117274A (ja) | 光デイスク制御装置 | |
| JPS6048769B2 (ja) | ロ−デイング方式 | |
| JP3022688B2 (ja) | 補助記憶装置 | |
| JPS63231553A (ja) | 部分書込み方式 | |
| JPS62226353A (ja) | Ｒａｓ回路付記憶装置 | |
| JPH0746517B2 (ja) | 半導体メモリ及びそのテスト方法 | |
| SU1065888A1 (ru) | Буферное запоминающее устройство | |
| JPS6051142B2 (ja) | ロギングエラ−制御方式 | |
| JPH01156834A (ja) | チェック回路の診断装置 | |
| JPS6054059A (ja) | 記憶装置 | |
| JPS6161418B2 (ja) | ||
| JPS60181855A (ja) | メモリ装置の機能監視装置 |