JPS5964890A - 表示制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、ＣＲＴを表示装置としてもつ日本語ワード・
プロセッサ、パーソナル・コンピュータ等に於て、上記
ＣＲＴの画面上に、画素構成の異なる文字（走査線方向
の画素数が異なる文字。漢字とＡＳＣＩＩ／ＪＩＳ文字
等）を混在させて表示させる場合の表示制御方式に関す
るものである。

〈従来技術〉 従来の表示制御方式として、表示用のビデオ・メモリに
各文字のドツト・パターンを書き込み、そのパターンを
その一！、′！ｆ、表示させる方式があるが、この方式
は、ビデオ・メモリの容量が大きくなると共に、画面の
変更に時間がかかるという欠点があった。

〈発明の目的〉 本発明は上記従来方式の欠点を除去でき、ビデオ・メモ
リの容量を小さく、且つ表示画面の変更を高速で行うこ
とができる表示制御方式を得ることを目的としてなされ
たものである。

〈実施例〉 以下、実施例に基づいて本発明の詳細な説明する０ 実施例のブロック図を第１図に、ビデオ・メモリ（Ｖ−
ＲＡＭ）の構成を第２図に、Ｖ−ＲＡＭ上でのコード割
付けを第３図に、Ｖ−ＲＡＭへのコード設定方法を第４
図に示す。

この実施例は、画素構成の異なるＡＳＣＩＩ文字（８×
８又はｇｘ＋６）と漢字（＋６ＸＩ６）を混在させて表
示させる場合の例であるが、混在した画面構成は、例え
ば、第５図に示すようなものとなる０ 第１図に於て、１は汎用のＣＲＴコントローラでアリ、
システム・バス１１よす、表示フォーマントを設定する
ことにより、表示アドレス２１゜ラスター・アドレス２
２及び水平・垂直の同期信号２３を出力する。２，３は
ビデオ・メモリＶ−ＲＡＭ（Ａ）、Ｖ−ＲＡＭ（Ｂ）で
あり、本実施例では、８×８画素換算にて２０００文字
表示可能として、Ｖ−ＲＡＭ（Ａ）、Ｖ−ＲＡＭ（Ｂ）
は各々２に×８ビｙ′　ト構成のＲＡＭである。第２図
に於て、（１）はシステム・バスよりのマツプ、（２）
は表示時のマツプである。

ＣＲＴに文字を表示させるためには、Ｖ−ＲＡＭ（Ａ）
２　、　Ｖ−ＲＡＭ（Ｂ）３に、表示させる文字のコー
ドを書き込む必要があるが、ＡＳＣＩＩ文字２５６種、
漢字はＪＩＳ第１水準の２９６５文字とし、第３図に示
すビット割付けとする。文字を表わすＤｏ　”ＤＩ＋以
外に、ＡＳＣＩＩ文字か漢字かを区別するビｙ　）Ａ／
Ｋ（ＡＳＣＩ　Ｉ文字であれば、Ａ／／に−０、漢字で
あれば、’／に＝１とする）と、漢字の画素を左半分と
右半分とに割り、それを区別するピッ）　Ｌ／Ｒ（左半
分であれば、’／Ｒ−０、右半分であれば、’／Ｒ＝１
とする）とを付加したビット割付けとなっている。なお
、残りの２ピントは、属性情報の記憶等に用いられる。

Ｖ−ＲＡＭへのコード設定方法は、第４図に示すとおり
であり、ＡＳＣＩＩ文字１字は２バイト構成、漢字１字
は４バイト構成となっている。ＡＳＣＩＩ文字の場合、
Ｖ−ＲＡＭ（Ｂ）に於てはＡ／にのビットのみ有効とな
る。

以上のようなフォーマットで、Ｖ−ＲＡＭ上に、表示す
る文字のコードを書き込む。

次に、このＶ−ＲＡＭのコードに基づき、ＣＲＴ上に文
字を表示する方法であるが、第１図のＣＲＴコントロー
ラ１の設定を行い、表示アドレスは、水平方向は画素数
の少ないＡＳＣＩＩ文字に合わせ８ビツトで１つのアド
レスとし、垂直方向は画素数の多い漢字に合わせ１６ラ
スターで１つのアドレスが出力されるように設定する。

このようにＣＲＴの表示フォーマットを設定することに
より、表示アドレス２１とラスター・アドレス２２とが
、このコントローラ１より出力される。コントローラ１
より出力された表示アドレスにてＶ−ＲＡＭ上のコード
が出力され、４，５のキャラクタ・ジェネレータ（ＲＯ
Ｍ）にてビット・イメージに展開されるが、Ｖ−ＲＡＭ
（Ｂ）８の〜乍ビット出力に基づきチップ・セレクト回
路６により、ＡＳＣＩＩキャラクタ・ジェネレータ４と
漢字キャラクタ・ジェネレータ５のどちらかが選択され
、またＪ−／Ｒビットにより、漢字の画素の左半分を表
示するが、右半分を表示するかが選択される。第１図の
７は、ＡＳＣＩＩ文字の画素が８×８の場合、ＣＲＴコ
ントローラ１より出力される画素の単位が８×１６であ
るため、下半分の８×８の画素のドツトを消去するだめ
の不要ドツト消去回路である。

以上のようにしてキャラクタ・ジェネレータ４゜５より
出力された、表示すべきビット・イメージ・データの８
ビツトを、ＣＲＴ表示装置のフォーマットに合わせるた
め、パラレル８ビツトよりシリアル・ビットに変換する
パラレル／シリアル変換回路８を通して、ＣＲＴ表示装
置のビデオ信号入力端子３１に接続する。同期信号は、
ＣＲＴコントローラ１より直接、ＣＲＴ表示装置の同期
信号入力端子３２に供給されている。

以上のようにして、ＣＲＴ画面上に、画素構成の異なっ
た文字を混在させて表示させることが可能と々る。

なお、この実施例では、ビデオ・メモリ２，３への書込
みをコントローラ！より行っているが、コントローラ１
よりの表示アドレス・バスとシステム・バスとをマルチ
プレクサ等にて切り換え、システム・バスより書き込む
ことも可能である。

〈効　果〉 以−に詳細に説明したように、本発明の表示制御方式は
、ＣＲＴ画面上の同一行中に、走査線方向の画素数がそ
れぞれＮ及びＩＬ−Ｍ　（Ｎ　：正整数、Ｍ：２以上の
正整数）である第１種文字及び第２種文字を混在させて
表示させるだめの表示制御方式に於て、上記第１種文字
を示すコード及び上記第２種文字をＭ等分した各部分を
示すＭ個のコードを、表示される順序に従って順次ビデ
オ・メモリに記憶させ、表示時に於ては、上記ビデオ・
メモリより上記各コードを、コード単位に順次読み出し
、キャラクタ・ジェネレータにより、上記第１種文字の
ドツト・パターン又は上記第２種文字の所定部分のドツ
ト・パターンに変換してＣＲＴに供給することにより、
ＣＲＴ画面上の同一行中に上記第１種文字及び第２種文
字を混在させて表示させるようにしたことを特徴とする
ものであり、本発明によれば、画素構成が異なる文字を
ＣＲＴ上に混在させて表示する場合、ビデオ・メモリの
容量を小さくでき、且つ画面変更を高速で行うことがで
きる表示制御方式を得ることができるものである。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は同実
施例に於けるビデオ・メモＩＪ（Ｖ−ＲＡＭ）の構成を
示す図、第３図は同Ｖ−ＲＡＭ上でのコード割付けを示
す図、第４図は同■−ＲＡＭへのコード設定方法を示す
図、第５図はＡＳＣＩＩ文字と漢字が混在した画面構成
を示す図である。 符号の説明 １：ＣＲＴコントローラ、２．３＝ビデオ・メモリ、４
：ＡＳＣＩＩキャラクタ・ジェネレータ、５：漢字キャ
ラクタ・ジェネレータ、６：チップ・セレクト回路、７
：不要ドツト消去回路、８：パ−７し、ｎ、　／シリア
ル変換回路、Ｉ　Ｉ　ニジステム・バａ２１：表示アド
レス、２２ニラスター・アトｌう レス、２３：水平・垂直の同期信号、３Ｉ：ビデオ信号
入力端子、３２：同期信号入力端子。 代理人　弁理士　福　士　愛　彦（他２名）区　　　　
　　　　　　Ｕ 〜　　　　　　　　　〜 悼　　　　　　　　　餘 手続補正書（方式） （１，Ｙ許庁　　　　　　　　　　　　殿）菫、事イ〆
１の表示 特願昭５７−１７５４９７ ２、発明の名称 表示制御方式 ３　補１１をする者 事件との関係　　　特許出願人 ４、代　理　人 住　所　　８５４５大阪市阿倍野区長池町２２番２２号
昭和５８年２月２２日 ６、補１１の対象 明細書及び図面 ７補正の内容 明細書及び図面の浄書（内容に変更なし）以　　　」二 １５４９−

Claims (1)

1. 【特許請求の範囲】 １、ｃＲＴ画面上の同一行中に、走査線方向の画素数が
   それぞれＮ及びＮ−Ｍ（Ｎ：正整数、Ｍ：２以上の正整
   数）である第１種文字及び第２種文字を混在させて表示
   させるだめの表示制御方式に於て、 上記第１種文字を示すコード及び上記第２種文字をＭ等
   分した各部分を示すＭ個のコードを、表示される順序に
   従って順次ビデオ・メモリに記憶させ、表示時に於ては
   、」−記ビデオ・メモリより上記各コードを、コード単
   位に順次読み出し、キャラクタ・ジェネレータにより、
   上記第１種文字のドツト・パターン又は上記第、２種文
   字の所定部分のドツト・パターンに変換してＣＲＴに供
   給することにより、ＣＲ７画面上の同一行中に上記第１
   種文字及び第２種文字を混在させて表示させるようにシ
   １．たことを特徴とする表示制御方式。