JPS5964942A - デイジタル伝送システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はディジタル伝送システムに、細目的にはデュア
ル・モード符号化／復号比装置に関する。

発明の背景 ディジタル通信システムはアナログまたはディジタル信
号源から発生する情報を伝送する。いずれの場合には情
報はディジタル施設を通して伝送するために典型例では
ディジタル゛ワードに符号化される。このディジタル・
ワードは平均として割当てられたヒツト数を越すことは
出来ない。割当てられたビット数はディジタル伝送フォ
ーマットおよび／または伝送施設のチャネル容量の如き
多数の要因に依存する。

割当てられたビット数を有するディジタル・ワードに情
報を符号化する場合ヒツト数に応じである精度が得られ
る。しかし多くの応用用途にあってはすべてのディジタ
ル・ワードを割当てられたビット数以上のビット数でｔ
′ｊ号化した精度が要求されることがある。このような
事態は一例としてビデオ信号のディジタル伝送で生じる
。

所定の精度を得るためにディジタル・ワード１つ当りの
ビット数を減少させる従来技術の一方法では予測差分符
号化を利用している。

予測差分符号化にあっては、伝送すべき情報とその予測
値の差が符号化される。差が小さい場合にｊｆｉ、その
差は少数のヒツトで正確に表現される。しかし、差が太
きいと少数のヒツトでは正確には表現できなくなる。従
って、予測差分符号化の間フ辿点は提供される精度が予
測の精度と共に変化する点にある。

発明の要約 ４（発明によると、情報が平均として割当てられたヒツ
ト数に制限されているディジタル・ワードとして伝送さ
れるディジタル・システムに７１するデュアル・モード
符号化／復号化装置が提案されている。第１の符号化モ
ードは情報を割当てられたビット数で符号化することに
より得られるよりも秀れた精度を提供するだめ予測差分
符号化を利用しており、第２の符号化モードでは少くと
も割当てられたビット数で得られる最低の精度を保証し
ている。

第１のモードでは、伝送される情報は第１および第２デ
イジタル・ワードの予め選択された組合せに符号化され
、その組合せ中のワード当りの平均ビット数は割当てら
れたヒツト数を上まわらないようになっている。各々の
第１のディジタル・ワードは割当てられたヒツト数より
多いビット数を有し、予測差分符号化により形成された
各々の第２のディジタル・ワードは割当てられたビット
数より少いビット数を有している。第１の符号化モード
はそれが予め選択された精度を提供している間伝送され
る。この予め選択された精度が提供されない場合には、
第２のモードが伝送される。第２の符号化モードでは、
伝送すべき情報（は各々割当てられたビット数を上寸わ
らない第：３のディジタル・ワードに符号化される。

第１図（はテユアル・モード符号器であって、これは例
えばＮＴＳＣアナログ混成カラー°ビデオ信号が供給さ
れる入力導線１００と、ビデオ信号を表わすディジタル
的に符号化されたワード列が加えられる出力導線１３４
を有している。導線１３４は約９０メカピツト／秒のチ
ャネル容量を有するＰＣＭディジタル伝送施設に接続さ
れている。ビデオ信号を符号化するためにはサンプリン
グ周波数は副搬送波周波数、即ち約１１　ＭＨｚの３倍
の周波数に選ぶことが好ましい。このようにサンプリン
グ周波数を選ぶとある種の信号損傷効果はゝゝ凍結“さ
れ、より良いビデオ伝送を行うことが出来る。この好ま
しいサンプリング周波数上利用可能なチャネル容量に基
づいて１デイジクル・ワード当りの割当てビット数を計
算すると９０７１１を越さない最大の整数、即ち８表な
る。即ち１デイジタル・ワード当りの割当てビット数は
利用可能なチャネル容量をサンプリング周波数で割った
結果を越さない最大の整数と定義される。しかしこのシ
ステムでは１デイジタル・ワード当り９ビツトの精度、
即ち品質が要求される。

１デイジタル・ワード当り８ビツトという側筋ての限度
内で改善された品質を提供するため、符号器はビデオ信
号サンプルを２つの符号化モードで符号化する。得られ
た精度に依存して２つのモードの内のいずれか一方が選
択され、伝送される。このモード選択は１２の連続した
ビデオ信号サンプル毎に行なわれる。

第１の符号化モードでは、ビデオ信号は第１のディジタ
ル・ワードと第２のディジタル・ワードを交互に交替さ
せることにより表わされる。各々の第１のディジタル・
ワードは９ビツトＰＣＭ符号化されており、各々の第２
のディジタル・ワードは７ビツトＤＰＣＭ（差分ＰＣＭ
）符号化されている。各々の７ビツトＤＰＣＭワードは
９ビツトＰＣＭ符号化されたビデオ信号サンプルと予測
値の差を表わしている。ビデオ品質を予め選択された閾
値以下に劣化させることなしに、予測誤差が７ビツトで
符号化出来る間は第１のモードの伝送が行なわれる。こ
の予め選択された閾値は９ビツト品質でも、以下で述べ
るような８ビツト品質でもよい。予め選択された品質の
閾値が達成されない場合には、第２のモードの伝送が行
なわれる。第２のモードではビデオ信号は第３のディジ
タル・ワードで表わされる。各々の第３のディジタル・
ワードは最低８ビツトの品質を保証するため８ビツトＰ
ＣＭ符号化されている。

第１図を参照すると、アナログ・ディジタルＣＡ／Ｄ）
変換器１０１はＣＬＫパ）Ｌ、ス毎にカラー・ビデオ信
号をサンプルする。各サンプルは９ビツトＰＣＭに符号
化され、該ワードはバス１０２の９本の導線上に現われ
る。

ＣＬＫパルスはクロック回路１０３によって発生され、
副搬送波周波数の３倍の周波数を有している。クロック
回路１０３はまたＣＬＫ／２、ＣＬＫ’／２およびＣＬ
Ｋ／１２（これらは符号器中の他の回路によって使用さ
れるクロック信号である）を発生する。

バス１０２は９ビツトＰＣＭワードを奇数ワード遅延線
１０５および偶数ワード遅延線１０６に加える。奇数ワ
ード遅延線１０５および偶数ワード遅延線１０６は夫々
８つの直列接続された並列入力・並列出力シフト・レジ
スタ１０９〜１１６および１１７〜１２４より成る。遅
延線１０５の各シフト・レジスタはＣＬＫ／２をクロッ
クとし、遅延線１０６の各シフト・レジスタはＣＬＫ’
／２をクロックとしている。ＣＬＫ／２およびＣＬ　Ｋ
’／２は相補クロック信号であり、その周波数はＣＬＫ
／１／２であってＣＬＫ／２パルスはＣＬＫ’／２パル
スよりＩＣＬＫ周期分進んでい乙。従ってＡ　、／　Ｄ
変換器１０１によって発生されだ９ヒツトのＰＣＭワー
ドに順番に番号を伺けると、奇数番目ワードは遅延線１
０５中に、偶数番目ワードは遅延線１０６中に加えられ
ることになる。各々のＣＬＫ／２パルスによけ、遅延線
１０５中に記憶された奇数番目ワードはルシスタ分右に
シフトし、最も最近発生された奇数番目ワードはレジス
タ１０９中に加えられる。８ＸＣＬＫ７２周期の遅延の
後、レジスタ１０９中に記憶された各々の奇数番目ワー
ドはレジスタ１１６から読み出され、ハス１２５の９本
の導線上に現われる。」二ｒ立８ヒツトを１旦うハス１
２５の８本の導線はバス１４４０８本の導線に接続サネ
、ている。その結果、奇数番目の８ヒツトＰＣＭワード
がハス１４４上に形成される。

各々のＣＬＫ’／２パルスにより、遅延線１０６中に記
憶された偶数番目ワードはルシスタ分右にシフトし、最
も最近発生された偶数番目ワードがレジスタ１１７中に
加えられる。８ＸＣＬＫ’／２周期の遅延後、各々の偶
数番目ワードの上位８ヒツトはレジスタ１２４からハス
１２６の８本の導線上に読み出される。レジスタ１２４
中の各々の偶数番［］ワードの最下位ヒツト、即ち第９
番目ヒツトを読み出さないことにより、偶数番目の８ヒ
ツトＰＣＭワードがハス１２６」二に形成される。

ハス１４４および１２６上の８ビットＰＣＭワードはア
ナログ・ビデオ信号の第２の符号化モードを形成する。

第１のモードにあってはハス１２５Ｊ二の浴数番目９ヒ
ツトＰＣＭワードが使用される。

しかし、利用可能なチャネル容量を越さないようにする
だめ、第１の符号化モードでは各々の偶数番目９ビット
ＰＣＭワードの代りに７ヒツトＤＰＣＭワードが発生さ
れる。各々の７ビツトＤＰＣＭワードは予測誤差、即ち
偶数番目９ビットＰＣＭワードと相応する予測値の差を
表わす。予測値を隣接するティシタル°ワードから求め
る方法は多数あるが、不実施例ては各々の偶数番目９ビ
ットＰＣＭワードに対する良好な相関を有する予測値を
線形内挿により形成している。詳細に述べると、所定の
１高教番目ワードに対し、３つ前の９ビットＰＣＭワー
ドと３つ後の９ビットＰＣＭワードの平を句をとってい
る。

７ヒツトＤＰＣＭワードを発生するため、ＣＬＫ’／２
パルスによってレジスタ１１８中に加えられた各々の１
両数番目９ビットＰＣＭ’；’−ト＆−１：ハス１２８
を介して９ヒツトの並列入力・並列出力シフト・レジス
タ１２７に加えられる。ハス１２８の内容は後続のＣＬ
Ｋ／２パルスによってレジスタ１２７中に書き込まれ、
ハス１２９上に読み出される。加算器１３１は、レジス
タ１０９および１１２中の上ｔｔ　８ヒツトをテイシタ
ル的に加算することにより、各々の偶数番目９ビットＰ
ＣＭワードに対する予測値を２倍したものを形成する。

ハス１３２は加算されたヒツトを２で割る周知の仕方て
加勢−器１３１の出力端子に接続されている。次に減算
器１３０けバス１２９上の各々の偶数番目９ビットＰＣ
Ｍワードからハス１３２上の予測値を減算し、ハス１３
３上に１０ヒツトの予測１誤差を提供する。

符号変換マツプ１３４はハス１３３上の各々の］０ヒツ
ト予測誤差によってアドレス指定されたとき、バス１３
５」二に７ヒツトＤＰＣＭワードを読み出し、導線１３
６上に関連するフラク・ヒツトを読み出すメモリである
。この１０ヒツトの予測誤差の７ヒツトのＤＰＣＭワー
ドへの変換は、１０ヒツトの予測誤差が７ヒツトで表わ
される限りにおいて何らの量子化誤差を導入することな
く９ヒツトの品質を提供することになる。これには予測
誤差と７ビツトＤＰＣＭワードとの開に１対１の関係が
成立すればよい。その結果、２１０、即ち１０２４の可
能な１０ビツト予測誤差に対し、２７、即ち１２８の予
測誤差はビデオ信号の品質を９ビツト以下に劣化させる
ことなく７ヒツトＤＰＣＭワードに変換できる。これら
］２８の予測誤差は好ましくは最尤予測誤差であるべき
である。良好な相関を有する予測法に対しては、１２８
の最尤予測誤差はＯを含む絶対値の小なる］２８の予測
誤差である。選択された１２８の予測誤差に対し、読み
出されるフラグ・ヒツトは論理の“Ｏ“であって、これ
は１０ビツトから７ビツトの変換によって９ビツトの品
質が得られることを表わしている。残りの８９６の予測
誤差に対しては、読み出されるフラグ・ヒツトは論理の
１“である。以下で述べるようにフラグ・ヒツトの論理
レヘルはどの符号化モードが伝送されているかを決定す
るのに使用される。

ここで述へたビデオ信号に適用する場合には前述の１０
ビツトから７ビツトへの変換で十分であるが、マツプ１
３４は１０ビツトの予測誤差の７ヒツトＤＰＣＭワード
への変換にコンバンディングを使用している。このコン
バンディングは第１の符号化モードが伝送される確率を
増大させるが、より大きな予測誤差が７ビツトＤＰＣＭ
ワードにコンバンドされるとき、第１の符号化モードは
９ビツト以下の品質となる。しかし、第２のモードは８
ヒツトの品質しか提供できないことを考えると、品質が
８ビツト以下にならない限り第１の符号化モードを伝送
するととが望ましいと考えられる。選択されたコンパン
ティングでは、２５６の予測誤差は論理のゝゝ０“のフ
ラグ・ビットを有する７ビツトのＤＰＣＭワードに変換
され、残りの７６８の予測誤差は論理の′１　“のフラ
グ・ビットと関連して“、５る。更に詳細に述べると、
０を含む最も小さな３２の正の予測誤差の各々と最も小
さな３２の負の各々が異なる７ビツトＤＰＣＭワードと
論理のゝゝ０“なるフラグ・ビットに符号化される。

これら６４の予測誤差は平均として最も生じやすく、６
４の相応する７ビツトＤＰＣＭワードが９ビツトの品質
を提供することになる。

次の９６の正の予測誤差と９６の負の予測誤差は３対１
に圧縮される。即ち絶対値が近い３つの予測誤差の各グ
ループは単一の７ビツ）−ＤＰＣＭワードと論理ゝ０　
“なるフラグ・ビットに量子化される。この３対１の圧
縮により８ヒツトの品質が得られる。その結果、第１の
モードはあるときには９ビツトの品質を与えるが、どの
ような場合にも８ビツト以下の品質とはならない。コン
バンディングを用いた場合、論理のゝゝ０“まだはゝ１
〃のフラグ・ビットは夫々少くとも８ビツトの品質また
は８ヒツト以下の品質が関連する７ビツトＤＰＣＭワー
ドにより提供されていることを示す。

モード・セレクタ１５０は１２の相続くビデオ・サンプ
ルを表わすのにどの符号化モードが伝送されているかを
決定する。その決定は導線１３６上の６つの相続くフラ
グ・ビットを調べることにより実行され、その結果導線
１５１上にモード・ビットが発生される。

モード・セレクタ１５０はシフト・レジスタ２０１、Ｏ
Ｒケート２２０およびＤ型フリップ・フロップ２１２よ
り成る。セル２０２〜２０６より成るレジスタ２０１は
クロックＣＬＫ／２によって動作し、５つの相続くフラ
グ・ビットを記憶する。ＯＲゲート２２０には導線２０
７〜２１１を介してレジスタ２０１中の５つの相続くフ
ラグ・ビットと導線１３６上のフラグ・ビットが供給さ
れている。ゲート２２０のＯＲ出力はフリップ・フロッ
プ２１２に加えられ、該フリップ・フロップはＣＬＫ／
１２パルスが生起したときにその内容を導線１５１上に
出力する。従って、６つの相続くフラグ・ビットがすべ
て“０″であると、１０“モード・ビットが導線１５１
上に発生され、第１のモードが伝送されるべきことを指
示する。しかじ、６つの相続くフラグ・ビットの内の１
つまだはそれ以上が論理′Ｘ１　〃であると、モード・
ビットは論理のゝゝ１“となり、第２のモードが伝送さ
れるべきことを指示する。

モード決定が行なわれている期間中、７ビットＤＩ’Ｃ
Ｍワードの適当な遅延が遅延線１３７により４２供され
る。遅延線１３７は６つの並列入力、並列出力シフト・
レジスタ１３８〜１４３より成る。レジスタ１３８〜１
４２ばＣＬ　Ｋ　／　２によって動作し、７つのビット
を受信して、シフトを行い、レジスタ１４３ばＣＬＫ’
／２によって動作し、８つのビットをシフトする。シフ
ト・レジスタ１４３によって受信され、シフトされるエ
キストラ・ビットはハス１２５上の各々の奇数番目ＰＣ
Ｍワードからの最下位ビット、即ち第９番目ヒツトであ
る。ハス１２５からの最下位ビットをレジスタ１４３に
加えることによりバス１４４上の第２の符号化モートの
奇数番目８ビットＰＣＭワードが発生される。更に、こ
のヒツトの結合により第１のモードまだは第２のモード
のいずれにおいても８ビツト・ワードが得られ、それに
よって伝送されるモードはディジクル端末装置に何らの
影響も与えないことになる。

第１の符号化モードはハス１４４および１４５上に現わ
れる。ハス１４４は各々のｔテ数番目９ビットＰＣＭワ
ードの」−位８ヒツトを含み、ハス１４５は各々の７ヒ
ツトＤＰＣＭワードと各々の奇数番目９ヒツトＰＣＭワ
ードの最下位ビットを含んでいる。ＣＬＫ／２の論理レ
ベルにより制御されるデータ・セレクタ１４８はハス１
２６および１４４」二の第２の符号化モートのディジタ
ル・ワードの切換えを行う。その結果、第２の符号化モ
ードはハス１４９上で多重化される。ハス１４９上ニオ
イて各々の奇数番目８ヒツトＰＣＭワードは後続の偶数
番目８ビットＰＣＭワードに先行することになる。

データ・セレクタ１５２は論理のＸ″Ｏ〃Ｏ〃モードト
に応動して、第１の符号化モードの各々の８ビツト・ワ
ードを導線１５３上に直列的に出力し、論理のゝ゛１　
〃モード・ビットに応動して第２の符号化モードの各々
の８ビツト・ワードを導線１５３上に直列出力する。第
１の符号化モードの直列出力においては、各々の奇数番
目９ビットＰＣＭワードの最下位ビット、即ち第９番目
ビットはその直後に続く偶数番目ワードの第８番目ビッ
トとして現われる。

受信器におけるビデオ信号の復号および再生に際しては
いずれの符号化モードが伝送されているかの知識が必要
である。従ってデータ・セレクタ１５４は導線１５１上
の各々のモード・ビットと導線１５３上の関連する１２
の８ビツト・ワードを多重化して導線１３４」二の直列
出力を形成する。導線１３４上の情報はディジタル伝送
施設を介して伝送される。

必要な場合には、フレーム・ビットおよびパリティ・ビ
ットを付加することも出来る。もちろん、モードの識別
に１ビツト以上のビットを用いてもよい。

さて第２図はアナログ・ビデオ信号を再生するデュアル
・モード復号器を示している。

ディジクル伝送施設を通して伝送された後、符号化され
たビデオ信号は導線３００に加えられる。モード・ビッ
ト・インタフェース３０１は各々のモード・ビットを導
線３０２に加え、関連する１２の８ビツト・ワードを直
並列変換器３０４に加える。変換器３０４は８つの相続
くビットを並列出力に変換することにより８ビツト・デ
ィジタル・ワードをバス３０５上に発生する。

奇数番目ワード遅延線３０６および偶数番目ワード遅延
線３１γは夫々ＣＬＫ／２およびＣＬＫ’／２をクロッ
クとし、バス３０５に接続されている。クロック回路３
０３はＣＬＩ（、’２、ＣＬＫ’／２およびＣＬＫ信号
を発生する。奇数番目遅延線３０６および偶数番目遅延
線３１７は夫々直列接続された８ビツトの並列入力・並
列出力シフト・レジスタ３０７〜３１４および３１８〜
３２４より成る。従って、変換器３０４により形成され
た８ビツト・ワードに逐次番号を付与すると、奇数番目
ワードは遅延線３０６に加えられ、レジスタ３１３の並
列出力は逐次バス３１５上に現われ、偶数番目ワードは
遅延線３１７に加えられ、レジスタ３２４の並列出力は
逐次バス３２６に現われる。

遅延線３０６および３１７中のディジタル・ワードは第
１才だは第２のモードで符号化された情報を表わす。導
線３００上の到来するディジタル・ワードが第２のモー
ドで符号化されているとすると、奇数番目８ビットＰＣ
Ｍワードがバス３１５上に現われ、偶数番目８ビットＰ
ＣＭワードがバス３２６上に現われる。しかし、導線３
００上の到来するディジタル・ワードが第１のモードで
符号化されていると、更なる処理が必要であり、まず９
ヒツトのＰＣＭワードと７ビツトのＤＰＣＭが交互に現
われる第１のモード・パターンを形成し、次いで各々の
７ビツトＤＰＣＭワードによって表わされる９ビツトの
ＰＣＭワードを再現する必要がある。

復号器は最初到来する情報はすべて第１のモードで符号
化されているものと仮定する。

奇数番目の９ビットＰＣＭワードは導線３６３を介して
バス３２６上の最下位ビット、即ち第８番目ビットをバ
ス３１５上の８ビツトの奇数番目ワードに付加すること
によりハス３１６上に再構成される。偶数番目の９ビッ
トＰＣＭワードを再構成するため、符号器で使用された
予測がディジタル加算器３３２を用いてレジスタ３１１
および３１４の内容を加算することによりバス３３３上
に形成される。更に、第１のモードにおける７ビツトの
ＤＰＣＭワードを表わすレジスタ３２３中に記憶された
各ワードの上位７ビツトはバス３２７を介して符号変換
マツプ３２８に加えられる。

マツプ３２８は各々の７ビツト・アドレスに対して８ビ
ツト・ワードを提供する。第１のモードが伝送されてい
る場合には、各々の７ビツト・アドレスは７ビツトＤＰ
ＣＭワードであり、各々の８ビツト・ワードは相応する
予測誤差である。コンバンディングが使用されていない
場合には、先に述べた如く、マツプ３２８は各々の７ビ
ツトＤＰＣＭワード・アドレスに対し１２８の予測誤差
の内の相応する１つを提供する。コンバンディングが使
用されている場合には、先に述べた如くマツプ３２８は
各々の７ビツトＤＰＣＭワード・アドレスに対し圧縮さ
れていない６４の予測誤差または３対１に圧縮された３
つの相続く予測誤差の各グループの中央値の内の相応す
る１つを提供する。第２のモードが伝送されている場合
には、マツプ３２８により提供される８ビツト・ワード
はアナログ・ビデオ信号を再生するのには使用されない
。

ハス３２９上の各々の８ビツト予測誤差およびバス３３
３上の関連する９ビツトの予測値はシフト・レジスタ３
３０および３３１を介してＣＬＫ’／２を使用すること
により同期している。ディジタル加算器３３６は次に各
々の８ビツト予測誤差を関連する９ビツトの予」り値に
加算することによりバス３３７上に９ビツトのワードを
発生する８到来する情報が第１のモードで符号化されて
いるときには、バス３３７上の９ビツト・ワードはＡ　
／　Ｄ　変換器１０１により形成された偶数番目の９ビ
ットＰＣＭワードを表わす。

ＣＬＫ／２の論理レベルによって制御されるデータ・セ
レクタ３３８は、バス３１６と３３７を切換え、バス３
４１上に一連の９ビツト・ディジタル・ワードを発生さ
せる。ノくス３１６はバス３２６からの第９番目ビット
が存在するとき論理の０“、即ちＣＬＫ／２クロック周
期の後半においてセレクタ３３８の出力に接続される。

第１の符号化モードが受信される毎に、バス３４１上の
直列信号は１２の相続く符号化されたビデオ信号サンプ
ルを表わす１２０９ビットＰＣＭワードより成る。

ＣＬ　Ｋ／２の論理レベルにより制御されるデータ・セ
レクタ３３９は、バス３１５と３２６を切換えて、バス
３４０上に一連の８ビット・ワードを発生させる。第２
の符号化モードが受信される毎に、ハス３４０上の直列
信号ば１２の相続＜右号化されたビデオ信号サンプルを
表わす］２の８ビットＰＣＭワードより成る。

データ・セレクタ３４２は各々の論理のゝゝ０“モード
・ヒツトに対し、ハス３４１上の第１のモードで省号化
された情報をハス３４３に加え、各々の論理の１１　″
モート・ヒツトに対しバス３４３に加え、各々の論理の
ゝ］　“モード・ヒ゛ントに対しバス３４０　Ｊ二の第
２のモードで符号化された情報をハス３４０上に加える
。モード・ヒツト遅延線３８０はモード・ヒツトを適当
な時間遅延させ、セレクタ３４２が符号化モートの開始
時点で切換えを行うことを保証する。データ・ｔ　し’
）夕の動作が対称的になるように、ハス３４０上のディ
ジタル・ワードは、データ・セレクタ３４２に対するバ
ス３４０以外に地気導線３６０を結合することによって
得られる論理のゝゝ０“なる第９番目ヒツトを有する９
ヒツト・ワードに変換される。ハス３４３の内容はレジ
スタ３４４を通して接続され、各ＣＬ　Ｋパルスによっ
て記憶・読み出しが行なわれる。最後に、レジスタ３４
４のｌＪｊ力は導線３４６上の伝送されたアナログ・ビ
デオ信号を再生するＤ／Ａ変換器に加えられる。

前述の装置は本発明の原理を応用した多数の他の装置の
ほんの一例を示すにすぎないことを理解されたい。他の
装置や変更は本発明の精神と範囲を逸脱することなく尚
業者によって容易に実現可能である。第］に、例えば任
意のアナログまだはディジタル入力信号を適当な予測法
と組合わぜて使用することが出来る。第２に本発明はＰ
ＣＭ符号化されたワードに制限されるものではなく、多
数の他の方法で符号化されたワードをも適用可能である
。第３に、本実施例ではモードの決定は１２のディジタ
ル・ワード毎に行なわれるとしだが、この数は遅延線を
適当に調整することにより増減可能である。第４に、第
１の符号化モーｌ′−′は９ヒツトのＰＣＭワードと７
ヒツトのＤＰＣＭワー　ドの交番パターンに限定される
ものではない。第１のモードのワード尚りの平均ヒツト
数が割当てられたヒツト数を上首わらない限り、第１の
ワードと第２のワードの任意の予め定められた組合せを
使用することが出来る。同降に、第２のモードにあって
は、各々の第３のワードのヒツト数が割当てられたヒツ
ト数を上寸わらない限り、入力信号ｄ、様々な第３のデ
ィジタル・ワードによって表現可能である。

【図面の簡単な説明】

第１図は本発明に従うデュアル・モード符号器のフロッ
ク図、第２図は本発明に従うデュアル・モード復号器で
ある。 〔主要部分の符号の説明〕 特許請求の範囲　　　　　符　　号 笛１の送信器手段・・１０１．１０５．１０６．１２７
．１３０．１３１、 ３４ 第２の送信器手段・・・１０１．１０５．１０６．１４
８．１４４ 第３の送信器手段・　１３４．１５０ 第４の送信器手段・・１３７．１４６．１５２、５４ 第５の送信器手段・　１４８．１５２．１５４、第１の
受信器手段・・３０１．３０４．３０６．３１７．３２
８．３３０． ３３１．３３２．３３６． ３３８．３３９．３４２． ３４４．３４５ 第２の受信器手段・３０１．３０４．３０６．３１７．
３３９．３４２． ３４４．３４５ 手続補正書 昭和５８年１０月６１日 特許庁長′１ハ若杉ｒｌｌ夫　殿 １、事件の表示昭和５８年　特許願第１６５６５２号デ
ィジタル伝送システム ３　補正をする者 事件との関係　特許出願人 ４代理人 ５、　７ｉｔｉ市のりｊ象　　　　「図　　　　　　面
」６　補正の内容　　　　　　別紙のとおりＩス面の浄
書内容に変更なし く１）別紙のとおりｉＶ、式図面を１通提出致します。

Claims (1)

1. 【特許請求の範囲】 １、伝送されるワードが平均として割当てられたビット
   数に制限されているディジタル伝送システムで使用され
   る装置において、該装置は、 入力信号を第１および第２のディジタル・ワードの予め
   選択された組合せに符号化する第１の手段（例えば１０
   １．１０５．１０６．１２７．１３０．１３１．１３４
   ）を有し、該組合せ中のワード当りの平均ビット数は前
   記割当てられたビット数を上まわらず、前記第１のディ
   ジタル・ワードの□ 各々は前記割当てられたビット数より多いビット数を有
   し、前記第２のディジタル・ワードの各々は差分符号化
   を用いて形成さ九ており、そのヒツト数は前記割当てら
   れたヒツトＶより少く、 更に前記割当てられたビット数を上首わらない第３のデ
   ィジタル・ワードに前記入力信号を符号化する第２の手
   段（例えば１０１．１０５．１０６．１４８．１４４）
   と、 前記予め選択された組合せによって提供される精度を予
   め選択された開値に関して比較決定する手段（例えば１
   ３４．１５０）と、 該比較決定手段の第１の結果に応動して前記予め選択さ
   れた組合せより成る第１の出力を形成する手段（例えば
   １３７．１４６．１５２．１５４）と、 前記精度の比較決定手段の第２の結果に応動して前記第
   ３のディジタル・ワードより成るもう一方の出力を形成
   する手段（例えば１４８．１５２．１５４）とを有する
   ことを特徴とするディジタル伝送システムで使用される
   装置。 ２、特許請求の範囲第１項記載の装置において、前記組
   合せ中のワード当りの平均ビット数は前記割当てられた
   ヒツト数に等しいことを特徴とする装置。 ３　特許請求の範囲第２項記載の装置において、前記第
   ３のディジタル・ワードの各々は前記割当てられたビッ
   ト数を有することを特徴とする装置。 ４　特許請求の範囲第３項記載の装置において、前記第
   １の出力中の前記予め選択された組合せは・各々割当て
   られたヒツト数を有する出力ワードに配置されているこ
   とを特徴とする装置。 ５　特許請求の範囲第１．２．３または４項記載の装置
   において、前記第１の出力は更に前記第１の出力を識別
   する少くとも１つのヒツトを含み、前記もう一方の出力
   は更に４１■記もう一方の出力を識別する少くとも１つ
   のヒツトを含んでいることを特徴とする装置。 ６　特１？［請求の範囲第１項記載の装置において、前
   記第２のディジタル・ワードは線形内挿予測を用いて形
   成されていることを特徴とする装置。 ７、　前記線形内挿予測値の各々は前記第１のディジタ
   ル・ワードの内から選択されたものによって形成されて
   いることを特徴とする装置。 ８　特許請求の範囲第７項記載の装置において、前記第
   ２のディジタル・ワードの各々は所定の時刻における前
   記入力信号を表わし、前記第］のディジタル・ワードの
   内の前記選ｆＲＡれたものは前記所定の時刻の前および
   後の時刻における前記入力信号を表わしていることを特
   徴とする装置。 ９、特許請求の範囲第１項記載の装置において、前記第
   １のディジタル・ワードは９ヒツトより成り、前記第２
   のディジタル・ワードは７ビツトより成り、前記第３の
   ディジタル・ワードは８ヒツトより成ることを特徴とす
   る装置。 １０　　伝送されるディジタル・ワードが平均として割
   当てられたビット数に制限されているディジタル伝送シ
   ステムで使用される装置において、該装置は、 第１の信号に応動して第１および第２のディジタル・ワ
   ードの予め選択された組合せを復号することにより出力
   信号を発生する第１の手段（例えば３０１．３０４．３
   ０６．３１７．３２８．３３０．３３１．３３２．３３
   ６．３３８．３３９．３４２．３４４．３４５）を含み
   、前記組合せ中のワード当りの平均ビット数は前記割当
   てられたビット数を上まわらす、前記第１のディジタル
   ・ワードの各々は前記割当てられたヒツト数より多いビ
   ット数を有し、前記第２のディジタル・ワードの各々は
   前記割当てられたヒツト数より少いビット数を有し、差
   分符号化を用いて形成されており、更に第２の信号に応
   動して各々前記割当てられたヒツト数を上まわらない第
   ３０デイジタル・ワードを復号することにより出力信号
   を発生する第２の手段（例えば３０１．３０４．３０６
   ．３１７．３３９．３４２．３４４．３４５）を有する
   ことを特徴とするディジタル伝送システムで使用される
   装置。 １１、特許請求の範囲第１０項記載の装置において、前
   記組合せ中のワード当りの平均ヒツト数は前記割当てら
   れたビット数に等しいことを特徴とする装置。 １２、特許請求の範囲；π１１項記載の装置において、
   前記第３のディジタル・ワードの各々は前記割当てられ
   たビット数を有することを特徴とする装置。 １３　特許請求の範囲第１２項記載の装置において、前
   記予め選択された組合せは各々前記予め割当てられたビ
   ット数を有する到来するディジタル・ワードに配置され
   ていることを特徴とする装置。 １４、特許請求の範囲第１３項記載の装置において、前
   記第１の手段は線形内挿予測値を　　１再現することに
   よって前記第２のディジタル・ワードを復号することを
   特徴とする装置。 １５　特許請求の範囲第１４項記載の装置において、前
   記線形内挿予測値の各々は前記第１のディジタル・ワー
   ドの内の選択されたものから形成されることを特徴とす
   る装置。 １６、特許請求の範囲第１５項記載の装置において、前
   記第２のディジタル・ワードの各々は所定の時刻に受信
   され、前記第１のディジタル・ワードの内の前記選択さ
   れたものは前記所定の時刻の前および後の時刻において
   受信されることを特徴とする装置。 １７　特許請求の範囲第９項記載の装置において、前記
   第１のディジタル・ワードは９ビツトより成り、前記第
   ２のディジタル・ワードは７ヒツトより成り、前記第３
   のディジタル・ワードｄ、８ヒツトより成ることを特徴
   とする装置。 ８、平均として割当てられたビット数に制限されている
   ディジタル・ワードを夫々符号化および復号する送信器
   および受信器より成るディジタル伝送システムにおいて
   、該システムは、 入力信号を第１および第２のディジタル・ワードの予め
   選択された組合せに符号化する第１の送信器手段（例え
   ば１０１．１０５．１０６．１２７．１３０．１３１．
   １３４）を含み、該組合せ中のワード当りの平均ビット
   数は前記割当てられたヒツト数を上まわらず、前記第１
   のディジタル・ワードの各々は前記割当てられたヒツト
   数ヨリ多いビット数を有し、前記第２のディジタル・ワ
   ードの各々は差分符号化を用いて形成されており、前記
   割当てられたヒツト数より少いビット数を有し、 更に前記割当てられたビット数を上まわらない第３のデ
   ィジタル・ワードに前記入力信号を符号化する第２の送
   信器手段（例えば１０１．１０５．１０６．１４８．１
   ４４）と、 前記予め選択された組合せによって提供される精度を予
   め選択された閾値に関して比較決定する第３の送信器手
   段（例えば１３４．１５０）と、 前記精度の比較決定手段の第１の結果に応動して、前記
   予め選択された組合せと、第１の出力を識別する信号よ
   り成る第１の出力を形成する第４の送信器手段（例えば
   １３７．１４６．１５２．１５４　）と、　　］前記精
   度の比較決定手段の第２の結果に応動して前記第３のデ
   ィジタル・ワードともう一方の出力を識別する信号より
   成るもう一方の出力を形成する第５の送信器手段（例え
   ば１４８．１５２．１５４）と、１ｉｉＪ記第１の出力
   を識別する信号に応動して前記予め選択された組合せを
   復号することにより前記入力信号を再現する第１の受信
   器手段（例えば３０１．３０４．３０６．３１７、３２
   ８、３３０、３３１　、３３２．３３６、３３８、３３
   ９、３４２、３４４．３４５）と、 前言己もう一方の出力を識別する信号に応動して前記第
   ３のディジタル・ワードを復号することにより前記入力
   信号を再現する第２の受信器手段（例えば３０１．３０
   ４．３０６．３１７．３３９．３４２．３４４．３４５
   ）とを有することを特徴とするディジタル伝送システム
   。 ９、平均として割当てられたヒツト数に制限されている
   伝送されたディジタル・ワードにより提供される精度を
   改善する方法において、該方法は： 入力信号を第１および第２のディジタル・ワードの予め
   選択された組合せに符号化し、該組合せ中のワード当り
   の平均ビット数は前記割当てられたビット数を上まわら
   ず、前記第１のディジタル・ワードの各々は前記割当て
   られたビット数より多いヒツト数を有し、前記第２のデ
   ィジタル・ワードの各々は差分符号化を用いて形成でれ
   、前記割当てられたビット数より少いビット数を有し、 前記入力信号を前記割当てられたヒツト数を上まわらな
   い第３のディジタル・ワードに符号化し、 前記予め選択された組合せによって提供される精度を予
   め選択された閾値に関して比較決定し、 前記精度の比較決定手段が第１の結果を与える場合には
   前記予め選択された組合せを伝送し、 前記精度の比較決定手段が第２の結果を与える場合には
   前記予め選択された組合せの代りに前記第３のディジタ
   ル・ワードを伝送することを特徴とする方法。