JPS596590B2 - 周波数変換装置 - Google Patents

Description

【発明の詳細な説明】 本発明は周波数変換装置、特に低周波交流を直接高周波
電力に変換する周波数変換装置のゲートトリガ回路に関
する。

従来、低周波交流を直接高周波電力に変換する周波数変
換装置は、例えば逆並列接続したサイリスタを同時にド
ライブして、アノード電圧が正のサイリスタのみ導通さ
せる方法が多く、極性に応じて交互に導通させ、しかも
回生動作させる方法は非常に少なかつた。

本発明は以上の点を考え、回生動作をさせると同時に、
サイリスタのアノード電流が零となるとゲート−カソー
ド間に逆バイアス電圧を印加してサイリスタのスイッチ
ング速度を向上させる。

また回生動作を行なわせるサイリスタのゲートトリガ電
流は、転流回路部品電圧を検知して与えるので、負荷変
動にかかわらず常に回生動作を行なわすことができる。
以下、図面に従がい詳細な説明を行なう。

第１図は本発明によるゲートトリガ回路を応用する誘導
加熱調理器用周波数変換装置であジ、第２図はサイリス
タアノード電圧とアノード電流を示す。

第１図に訃いて、低周波交流電源１より周波数変換回路
２に交流電力を加え、制御回転３により直接低周波電力
を高周波電力に変換する。

周波数変換回路２に｝いて、電源ライン両端Ｕ−Ｖ間に
入力コンデンサ２０を接続し、また電源ラインの両端Ｕ
−Ｖ間にチヨークコイル２１と双方向導通可能なパワー
半導体プロツク２２よりなる直列接続体を並列関係に接
続している。パワー半導体プロツク２２はサイリスタ２
２ａ，２２ｂを逆並列接続したもので、パワー半導体プ
ロツク２２と並列関係に、誘導加熱コイルを兼ねる共振
用インダクタ２３と共振用コンデンサ２４を含む直列共
振回路を接続する。またパワー半導体プロツク２２と並
列関係にスナバーコンデンサ２５とスナバ一抵抗２６よ
りなるスナバ一回路を接続する。制御回路３は逆並列接
続したサイリスタ２２ａ，２２ｂを双方向に交互に導通
させるもので、例えば第２図に示す如く一方の電源ライ
ンＵが正の時、アノード側が正となるサイリスタ２２ａ
を先に導通させ、次に帰還電流をサイリスタ２２ｂが流
す。すなわち、インバータ回路に｝ける帰還ダイオード
の役割をサイリスタ２２ｂが行なう。また、低周波交流
電源１が逆極性の時には、サイリスタ２２ｂが先に導通
し、次にサイリスタ２２ａが帰還電流を流す。第２図Ｖ
Ｆはパワー半導体プロツク電圧でＩｔｈはパワー半導体
プロツク電流で、Ｔｈは一部分の拡大図のみ示し、破線
は波形の包絡線を示す。制御回路３は直列共振回路電流
を検知する変流器３０、交流入力検知端子３１ａ，３１
ｂ、電流零クロス検知端子３２ａ，３２ｂ、回路電圧零
クロス検知端子３３ａ，３３ｂの信号に応じ、第１のゲ
ートトリカー出力端子３４ａ，３４ｂと第２のゲートト
リカー出力端子３５ａ，３５ｂよりゲートトリガ電流を
、サイリスタ２２ａ，２２ｂに加える。

第３図は本発明によるゲートトリガ回路のプロツクダイ
ヤグラムの一実施例で第４図はその制御法を示す波形で
ある。

第３図に｝いて、周期的にパルスを発生するパルス発生
回路３６の出力信号Ｐｇをパルス幅設定回路３７に加え
る。

また、電流零クロス検知端子３２ａ，３２ｂを入力端子
とする第１の零クロス検知回路３８、回路電圧零クロス
検知端子３３ｄ，３３ｂを入力端子とする第２の零クロ
ス検知回路３９、交流入力電圧の極性を検知する極性検
知回路４０を入力部とし、第１の零クロス検知回路３８
の出力を第１のＥｘｃｌｕｓｉｖｅ−０Ｒゲート４１（
略してＥｘ−０Ｒゲートと称す）、第２の零クロス検知
回路３９の出力信号を第２のＥｘ一０Ｒゲート４２に加
える。第１、第２のＥｘ−０Ｒゲートの他方の入力には
、極性検知回路４０の出力信号ｐが加えられる。第１の
Ｅｘ−０Ｒゲート４１の出力信号はパルス幅設定回路３
７にりセツト信号として加えられる。パルス幅設定回路
３７の出力信夛ｇ１お・よび第２のＥｘ−０Ｒゲート４
２の出力信号Ｇ２は、２つのアンドオアゲートを内蔵す
るマルチプレクサ回路４３に加える。マルチプレ・クサ
４３のもう１つの入力端子Ｓには、極性信号ｐを加え、
マルチプレクサ回路４３の２つの出力信号は、第１のゲ
ートドライブ回路４４ａ、第２のゲートドライブ回路４
４ｂに加えられる。ゲートドライブ回路４４ａ，４４ｂ
は、それぞれゲートトリカー出力端子３４ａ，３４ｂ，
３５ａ，３５ｂを有する。第４図は第３図に示すゲート
トリガ回路の制御法で、Ｉｔｈはパワー半導体プロツク
電流、Ｖｃは共振用コンデンサ２４電圧波形、Ｉｇａは
先に導通させるサイリスタ側のゲートトリガ電流、Ｇｂ
は回生動作するサイリスタ側のゲートトリガ電流で、こ
のＩｇｂはＶｃが負の期間に加えられる。

また、先に導通するサイリスタアノード電流１ａの零ク
ロス時に、ゲート逆バイアス電圧を加える。第５図は本
発明の具体的一実施例であり、第６図にその各部波形を
示す。

パルス発生回路３６の出力信号は、Ｄフリツプフロツプ
回路（略してＤＦ／Ｆ回路）によつて構成されたパルス
幅設定回路３７のプリセツト入力端子ＰＳに加えられる
。第１の零クロス検知回路３８は電流零クロス検知端子
３２ａをコンパレータ３８０の反転入力に加え、一方の
電流零クロス検知端子３２ｂをコンパレータ３８０の非
反転入力に加え、コンパレータ３８０の入力間には逆並
列ダイオード３８１ａ，３８１ｂを接続する。第１の零
クロス検知回路３８の入力端子には第６図１ｔｈの波形
が加わり、ＺＣｌは第１の零クロス検知回路３８の出力
信号である。第２の零クロス検知回路３９は、共振用コ
ンデンサ２４の電圧Ｖｃの零電圧を検知するもので回路
電圧零クロス検知端子３３ａより、抵抗３９０を介して
コンパレータ３９１の非反転入力端子に加えられ、反転
入力端子は接地される。コンパレータ３９１の入力端子
間には逆並列ダイオード３９２ａ，３９２ｂを接続する
。他方の回路電圧零クロス検知端子３３ｂは接地側で、
極性検知回路４０の交流入力検知端子３１ｂと共通にす
る。第２の零クロス検知回路３９の出力信号ＺＣ２は第
６図ＺＣ２の如き波形となる。極性検知回路４０は交流
入力検知端子３１ａより抵抗４００を介してトランジス
タ４０１のベースに接続し、ベース・エミツタ間に逆並
列ダイオード４０２を接続する。トランジスタ４０１の
コレクタ抵抗４０３は論理回路用直流電圧ＶＤＤを加え
、コレクタ出力はインバータ４０４に加えられる。極性
検知回路４０の出力信号ｐは、第１のＥｘ−０Ｒゲート
４１．第２のＥｘ−０Ｒ回路４２、マルチプレクサ回路
４３に加えられ、信号ｐがＨレベルの時、Ｅｘ−０Ｒゲ
ート４１，４２の出力はＺＣｌＺＣ２となる。第６図は
信号ｐはＨレベルで、ＤＦ／Ｆ回路３７のクロツク入力
Ｔ端子はＺＣｌが加えられ、Ｅｘ−０Ｒゲート４２の出
力信号Ｇ２もＺＣ２となる。ＤＦ／Ｆ回路３７の入力Ｄ
端子は接地され、クロツクＴ端子の信号の立上りに同期
して、出力Ｑ端子はＨからＬレベルとなる。マルチプレ
クサ回路４３は２つのアンドオアゲートとインバータよ
りなる。アンドゲート４３０ａ，４３１ａとオアゲート
４３２ａでアンドオアゲートを形成し、同じくアンドゲ
ート４３０ｂ，４３１ｂとオアゲート４３２ｂでもう１
つのアンドオアゲートを形成する。アンドオアゲートの
他にインバータ４３３を有し、アンドゲート４３０ａ，
４３０ｂには信号ｐを加え、アンドゲート４３１ａ，４
３１ｂにはインバータ４３３の反転信号下を加える。ま
た信号ｇ１はアンドゲート４３０ａ，４３１ｂに加え、
信号Ｇ２はアンドゲート４３１ａ，４３０ｂに加える。
信号ｐがＨレベルの時、信号ｇ１は第１のゲートドライ
ブ回路４４ａ、信号Ｇ２は第２のゲートドライブ回路４
４ｂに加える。また信号ｐがＬレベルの時、信号ｇ１は
第２のゲートドライブ回路、信号Ｇ２は第１のゲートド
ライブ回路に加えられる。第１のゲートドライブ回路４
４ａは、ベース抵抗４４０ａを入力とするダーリントン
トランジスタ４４１ａ，４４２ａを有し、そのコレクタ
にパルストランス４４４ａの一次巻線と抵抗４４５ａを
直列接続し、２次巻線には抵抗４４６ａとコンデンサ４
４７ａの並列回路をゲートトリガ出力端子３４ａと直列
接続する。ゲートトリガ出力端子３４ａ，３４ｂ間に抵
抗４４８ａを接続する。ゲートドライブ回路４４ａ，４
４ｂの内部構成は全く同じである。第６図１ｇａ，Ｉ８
ｂはゲートトリガが電流であり、ダーリントントランジ
スタ４４１ａ，４４２ａがオン状態の時、順方向に電流
が流れ、オフ状態の時、ゲート逆バイアス電圧を加える
。第６図に示すように、先に導通させるサイリスタのゲ
ートトリガ電流Ｇａは、アノード電流の零クロス近辺で
逆バイアス電圧を与え、回生動作させるサイリスタのゲ
ートトリガ電流１８ｂは共振用コンデンサ２４電圧Ｖｃ
の負の期間に流れる。第６図は交流入力電圧が正の時で
、負の時には、信号は反対になる。第７図は本発明の他
の実施例で、第１図と異なる点は、共振用インダクタ２
３をアース側に接続し、共振用インダクタ２３の電圧Ｖ
Ｌの零電圧を検知している。

第８図は本発明によるゲートトリガ方式の他の実施例を
示す図であり、先に導通させるサイリスタゲートトリガ
電流１，ａと、回生動作用ゲートトリガが電流１８ｂを
同時に加え、ゲート逆バイアスのタイミングは、それぞ
れ直列共振回路電流の零クロス、共振用インダクタ又は
共振用コンデンサの零クロスである。第９図は上記実施
例に訃けるゲートトリガ回路のプロツクダイヤグラムで
あり、第３図をわずかに変更したもので、第２のパルス
幅設定回路４５を付け加え、第２の零クロス検知回路３
９′を第１０図に示す如く変更し、第２のＥｘ−０Ｒゲ
ート４２の出力信号は、第２のパルス幅設定回路４５の
りセツト信号として加えられる。

具体的には第１０図に示す回路で説明すると、回路電圧
零クロス検知端子３３ａ′より抵抗３９０′を介してコ
ンパレータ３９『の非反転入力に加え、反転入力は接地
する。コンパレータ３９『の入力間には逆並列ダイオー
ド３９２ａ，３９２ｂを接続する。コンパレータ３９１
′の出力信号ＺＣ２′は第２のＥｘ−０Ｒ回路４２に加
え、Ｅｘ−０Ｒゲート４２の他方の入力には極性信号ｐ
を加わえる。また、Ｅｘ−０Ｒゲート４２の出力信号は
第２のパルス幅設定回路４５のクロツク入力Ｔ端子に加
える。第２のパルス幅設定回路４５のＤＦ／Ｆ回路で構
成し、第１のパルス幅設定回路３７と同じプリセツト信
号Ｐｇによりプリセツトされ、Ｄ入力端子は接地されて
いるため、クロツク入力Ｔ端子の立上り信号により出力
Ｑ端子はＬレベルとなる。他の動作は、第３図のプロツ
クダイヤフラムと全く同じである。本発明の実施例とし
て、変流器３０は転流回路電流を検知していたが、パワ
ー半導体プロツク電流でも、ほとんど同じ効果を得る。

サイリスタアノード電流零クロスと、転流回路電流の零
クロスのタイミングは、わずかに異なるが、零クロス検
知回路あるいは、ゲートドライブ回路の遅れによりほと
んど問題はない。以上述べた如く本発明は、パワー半導
体プロツク電流又は直列共振回路電流を検知して逆バイ
アス電圧を加えると同時に、直列共振回路電圧の零電圧
信号に応じて回生動作用ゲートトリガ電流を動作させる
ものであり、負荷変動に対して安定な動作を行なう。

特に誘導加熱裟置の如き、誘導加熱コイルと転流インダ
クタを兼用する場合には、負荷変動によりパワー半導体
電流パルス幅は大幅に変化するが、どのようなパワー半
導体電流となろうとも常にサイリスタアノード電流が零
となつてから逆バイアス電圧が加わり、また、適正なタ
イミングで回生動作用ゲートトリガ電流が加えられる。
この回生動作用ゲートトリガ電流は転流回路電圧を検知
して、すなわち転流信号を得て動作させているから、安
定な回生動作を得ることができ、無負荷状態でも発振可
能となる。な｝、本発明の実施例には、低周波交流電源
の零電圧近辺で発振を止める機能を付けていないが実際
には、零電圧近辺では、パワー半導体の導通を停止せし
めて、安定な周波数変換動作を行なわせる。また、第４
図に示すプロツクダイヤグラムのゲートトリガ方法は、
同時トリガ方式に比べてゲートトリガ電流パルス幅が狭
くてすみ、制御回路の電源容量が非常に少なくてよい。

第８図に示すゲートトリガの方法は、ゲートトリガ電流
が大きくなるが、共振用インダクタの零電圧あるいは共
振用コンデンサの零電圧のいずれを検知する構成であつ
てもよい特長を有し、しかも加熱コイルである共振用イ
ンダクタをアース側にもつてくることができるため、ノ
イズが減少し、かつリーク電流が減少するといつた効果
をも有する。

【図面の簡単な説明】

第１図は本発明のゲートトリガ回路を応用した周波数変
換装置の一実施例構成図、第２図はその各部波形図、第
３図は本発明によるゲートトリガ回路の一実施例プロツ
クダイヤグラム、第４図はゲートトリガ法を示す波形図
、第５図は第３図の具体的な一実施例回路図、第６図は
その各部波形図、第７図は本発明の他の実施例を示す構
成図、第８図はそのゲートトリガ法を示す波形図、第９
図はゲートトリガ回路のプロツクダイヤグラム、第１０
図は一部の具体実施例を示す回路図である。 １・・・低周波交流電源、２・・・周波数変換回路、３
・・・制御回路、２２・・・パワー半導体プロツク、２
３・・・共振用インダクタ、２４・・・共振用コンデン
サ、３０・・・変流器、３６・・・パルス発生回路、３
７，４５・・・パルス幅設定回路、３８・・・第１の零
クロス検知回路、３９，３９へ・・第２の零クロス検知
回路、４０・・・極性検知回路、４１，４２・・・Ｅｘ
ｃｌｕｓｉｖｅ一０Ｒゲート、４３・・・マルチプレク
サ回路、４４ａ，４４ｂ・・・ゲートドライブ回路。

Claims (1)

1. 【特許請求の範囲】 １ 低周波交流を直接高周波電力に変換する周波数変換
   回路とその制御回路を備え、前記周波数変換回路は、少
   なくとも１つの双方向導通制御可能なパワー半導体ブロ
   ックと、共振用コンデンサと共振用インダクタを含む直
   列共振回路とを有し、前記制御回路は前記パワー半導体
   ブロックを周期的に交互に導通せしめるゲートトリガ回
   路を含み、前記ゲートトリガ回路は、周期的にパルスを
   発生するパルス発生回路と、前記パワー半導体ブロック
   電流または前記直流共振回路電流の零クロスを検知する
   第１の零クロス検知回路と、前記直列共振回路電圧の零
   電圧を検知する第２の零クロス検知回路と、前記周波数
   変換回路の交流入力電圧の極性を検知する極性検知回路
   と、前記パルス発生回路と前記第１の零クロス検知回路
   の出力信号に応じて動作するパルス巾設定回路と、前記
   パルス巾設定回路の出力信号と前記第２の零クロス検知
   回路の出力信号を前記極性検知回路の出力信号に応じて
   交互に切替えるマルチプレクサ回路と、前記マルチプレ
   クサ回路の出力信号に応じてゲートトリガ電流あるいは
   逆バイアス電圧を前記パワー半導体ブロックに供給する
   ゲートドライブ回路とよりなり、前記パルス巾設定回路
   は前記パルス発生回路の出力信号によりセットされ、前
   記第１の零クロス検知回路の出力信号によりセットされ
   、前記第１および第２の零クロス検知回路は入力の極性
   を検知するコンパレータで構成されるとともに、各零ク
   ロス検知回路の出力と前記極性検知回路の排他論理和出
   力を前記パルス巾設定回路または前記マルチプレクサ回
   路に供給する周波数変換装置。 ２ ゲートトリガ回路はパルス発生回路によりセットさ
   れ、第２の零クロス検知回路によりリセットされる第２
   のパルス巾設定回路を含み、パルス巾設定回路と前記第
   ２のパルス巾設定回路の２つの入力をマルチプレクサ回
   路に加えた特許請求の範囲第１項記載の周波数変換装置
   。