JPS596591B2 - 周波数変換装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、周波数変換装置に関するもので、特に、低周
波交流を直接高周波交流に変換する高周波サイクロコン
バータ装置に関するものである。

従来、低周波交流電力を直接高周波電力に変換する周波
数変換装置、特にその制御回路の実施例は非常に少なく
、２０ＫＨ２以上の超音波周波数で、数ＫＷの電力を変
換する周波数変換装置の実施例は、ほとんどなかつた。
本発明は、２０ＫＨ２以上の周波数変換を行なわせ、か
つ高周波パワー半導体のスイッチング性能を向上させる
制御回路を提供するものである。以下、図面に従がい詳
細な説明を行なう。

第１図は本発明による周波数変換装置の構成を示すブロ
ックダイヤグラムで、誘導加熱装置に応用した例である
。

第２図は第１図に示す周波数変換装置の各部波形を示し
、第３図は本発明による制御回路のブロックダイヤグラ
ムを示す。第４図は制御回路の制御法を示す図であわ、
第５図は本発明による制御回路の具体的な実施例である
。

第６図は第５図に示す制御回路の各部波形を示す。第１
図において、低周波交流電源１より周波数変換回路２に
交流電圧を加え、周波数変換回路２は、制御回路３によ
り、低周波交流を直接高周波電力に変換する。

周波数変換回路２は、低周波交流電源１のライン両端に
入力コンデンサ２０を接続し、入力コンデンサ２０と並
列関係にチョークコイル２１と双方向導通可能なパワー
半導体ブロツク２２の直列接続体を並列関係に接続する
。パワー半導体プロツク２２は、サイリスタ２２ａ，２
２ｂを逆並列接続したもので、パワー半導体プロツク２
２と並列関係に転流回路となる誘導加熱コイルを兼用す
る共振用インダクタ２３と共振用コンデンサ２４よりな
る直列共振回路を接続する。同じく、サイリスタ印加電
圧の立上り、ｄ／Ｄｔを仰制するスナバーコンデンサ２
５とスナバ一抵抗２６の直列回路を並列関係に接続する
。制御回路３は、パワー半導体プロツク２２の導通を制
御するものであり、入力電圧検知端子３１ａ，３１ｂ１
サイリスタ２２ａへのゲート出力端子３２ａ，３２ｂ１
サイリスタ２２ｂへのゲート出力端子３３ａ，３３ｂ１
パワー半導体ブロツク２２の電圧ＶＦを検知するＶＦ検
知端子３４、共振用コンデンサ２４の電圧Ｖを検知する
ＣＡＣ 検知端子３５などの入力端子を有する。

゛第２図Ａは、パワー半導体プロツク２２の電流１
（実線）と共振用コンデンサ２４の電圧ＴｈＶ（破線）
を示す。

Ｂはパワー半導体プロツクＣ２２の電圧 でありＣ，Ｄ
はサイリスタ２２ａ，Ｆ２２ｂに加えられるゲートトリ
ガ電流である。

例えば、低周波交流電波１の［有］側にアノードが接続
されたサイリスタ２２ａを先に導通させるため、Ｃの如
きゲートトリガ電流を加え、逆並列接続されたサイリス
タ２２ｂにはＤの如き電流波形を加える。すなわち、Ｃ
に示すゲートトリガ電流パルス幅は先に導通するサイリ
スタ２２ａのアノード電流パルス幅と等しく、Ｄに示す
ゲートトリガ電流は、電圧Ｖの負のパルス幅と等しい。
ゝ Ｃ 第３図は、本発明に示す制御回路のプロツクダイヤグラ
ムであジ、パルス発生回路３６の出力信号Ｐｇをパルス
幅設定回路３７に加える。

パワー半導体プロツク２２の電圧Ｖの零電圧を検知すＦ
るＶ電圧検知回路３８、共振用コンデンサ２４Ｆの電圧
Ｖの極性を検知するＶ検知回路３９、ＣＣ周波数変換回
路２の入力交流電圧Ｖｌｎの極性を検知するＶｉｎ検知
回路４０を入力部とする。

第４図には、入力交流電圧ＩｎとＩｎ検知回路４０の出
力極性信号Ｐ１パワー半導体プロツク２２の電圧ＶＦを
示す。

Ｖ検知回路３８とＶｉｎ検知回路４０のそれＦぞれの出
力信号を第１のイクスクルーシブオア回路（略してＥＸ
−０Ｒ回路）４１に加え、Ｉｎ極性信号ｐがＨレベルの
時、第１のイクスクルーシブオア回路４１の出力信号は
、Ｖ検知回路ゝ Ｆ３８の出力信号Ｖを反転させた信
号Ｖ になり、Ｆｆ二尋−；神７[ヰL−： 和を作る。

ＶＯ検知回路３９の出力信号Ｖ。とＶｌｎ極性信号ｐを
第２のＥＸ−０Ｒ回路４２に加える。Ｖｉｎ極性信号ｐ
がＨレベルの時、信号ＶＯＥＸ−０Ｒ回路４２により反
転信号Ｅとなジ、信号ｐがＬレベルの時、ＥＸ−０Ｒ回
路４２の出力信号はｖ となる。パルス幅設定回路３７
Ｃは、パルス発生回路３６の信号Ｐｇによペセツトされ
、ＥＸ−０Ｒ回路４１の出力信号の立上ジにより、りセ
ツトされるフリツプフロツプ回路である。

パルス幅設定回路３７の出力信号ｇ１と第２のＥＸ−０
Ｒ回路４２の出力信号Ｇ２を、マルチプレクサ回路４３
に加え、マルチプレクサ回路４３は、制御信号であるＶ
ｉｎ極性ｐに応じて、ゲートドライブ回路４４Ａ，４４
Ｂに加える信号を切替える。ゲートドライブ回路４４Ａ
は、サイリスタ２２ａのゲート−カソード間にゲートト
リガ電流を流したね、あるいは、ゲートカソード間に逆
バイアス電圧を印加する。ゲートドライブ回路４４Ｂは
、サイリスタ２２ｂをドライブする。すなわち、発振の
繰ね返し周期をパルス発生器３６で決定し、このパルス
発生器３６の出力信号Ｐｇにより、サイリスタ２２ａ，
２２ｂのうちの付勢動作を行う方のサイリスタをまず，
駆動し、このサイリスタが駆動されたことによるパワー
半導体プロツク２２の電圧Ｖ，｝よび共振用コンデＦン
サ２４の電圧Ｖの零電圧交差点を検出し、そＣのタイミ
ングによジ付勢動作を行うサイリスタの駆動信号の停止
、卦よび回生動作を行うサイ゛リスタの駆動信号の発生
，停絹を行う。

そして、パワー半導体プロツク２２への通電が終了した
後は、パルス発生器３６から次の出力信号が与えられる
まで待期する。さらに、この動作を補足説明すると、付
勢動作を行うサイリスタの駆動時間はパルス幅設定回路
３７の出力時間で定まる。

つまり、パルス発生器３６の出力信号Ｐｇの発生時点か
らパワー半導体プロツク２２の電圧が零電圧を交差する
までである。一方、回生動作を行うサイリスタの駆動時
間は共振用コンデンサ２４の零電圧交差点から次の零電
圧交差点までである。なお、付勢動作を行うサイリスタ
と、回生動作を行うサイリスタは低周波交流電源１の極
性により切り替わる。第５図は第３図に示すプロツクダ
イヤグラムの具体的な実施例であり、第６図は第５図の
各部波形を示す。

ＶＦ検知回路３８は、２検知端子３４より抵抗３８０と
逆並列ダイオード３８１ａ，３８１ｂを直列接続し、ア
ースへ落とす。抵抗３８０の一方の端子はコンパレータ
３８２の非反転入力に接続し、反転入力端子はアースへ
接続する。ＶＯ検知回路３９も上記と同様に、ＶＯ検知
端子３５よシ抵抗３９０と逆並列ダイオード３９０ａ，
３９０ｂを直列接続し、抵抗３９０の一方の端子はコン
パレータ３９２の非反転入力に接続する。逆並列ダイオ
ード３９０ａ，３９０ｂは過電圧保護用で、コンパレー
タ３９２の反転入力端子はアースへ接続する。Ｖｌｎ検
知回路４０は、入力電圧検知端子３１ｂより抵抗４００
を介してトランジスタ４０１のベースに接続し、トラン
ジスタ４０１のベースーエミツタ間に逆並列ダイオード
４０２を接続し、トランジスタ４０１のコレクタ抵抗４
０３からの出力信号を、インバータ４０４に加える。パ
ルス幅設定回路３７は、Ｄフリツプフロツプ（ＤＦ／Ｆ
）で、プリセツト端子に信号Ｐｇを加え、Ｄ入力端子は
アースへ落とし、クロツクＴ端子の信号がＬレベルから
Ｈレベルに立上がる時、出力Ｑ端子はＨからＬレベルと
なる。マルチプレクサ回路４３は、アンドゲート４３０
ａ，４３１ａとオアゲート４３２ａよりなるアンドオア
ゲートを２組有する。他方のアンドオアゲートはアンド
ゲート４３０ｂ，４３１ｂとオアゲート４３２ｂよりな
る。極性信号ｐとその反転信号ｐを、アンドオアゲート
の２つの制御入力に加える。このアンドオアゲートの動
作は周知であるの説明を省略する。極性信号ＰＨレベル
の時、パルス増幅設定回路３７の出力信号ｇ１はゲート
ドライブ回路４４Ａに加えられ、ＥＸ−０Ｒ回路４２の
出力信号Ｇ２はゲートドライブ回路４４Ｂに加えられ、
極性信号ｐがＬレベルの時、信号は反極される。第６図
は極性信号ｐがＨレベルの時の波形で共振用コンデンサ
２４の電圧Ｖが負の時、ゲートＣトリガ電流１ｇ２は正
となり、電圧Ｖ。

の正電圧時におけるゲートトリガ電流１２は、逆バイア
ｇス電流となる。

ゲートドライブ回路４４Ａは、ベース抵抗４４０ａを接
続されたトランジスタ４４１ａのコレクタに接続された
パルストランス４４３ａのはねかえり電圧により、ゲー
ト−カソード間に逆バイアス電圧を加えるもので、パル
ストランス４４３ａの２次巻線に、コンデンサ４４５ａ
と抵抗４４６ａのＣＲ並列回路をゲート出力端子３２ａ
と？接続しし、ゲート出力端子３２ａ，３２ｂ間に、並
列抵抗４４７ａを接続する。

トランジスタ４４１ａがオン状態の時、正のゲートトリ
ガ電流を流し、オフの時、パルストランス４４３ａのは
ねかえり電圧により逆バイアス電圧を印加する。ゲート
ドライブ回路４４Ｂも同様な構成である。以上述べた如
く本発明は、双方向導通可能なパワー半導体プロツクの
電圧の零電圧訃よび、転流回路を構成する共振回路部品
の電圧を検知して、パワー半導体の導通を制御するもの
で、特に、パワー半導体のアノｉド電流が零になつてか
らゲート−カソード間に逆バイアス電圧を印加するもの
で、サイリスタのターンオフタイムｔ が知かく一
ｇなり、Ｄｖ／Ｄｔ耐圧が向上し、スイツ
チング特性が上がる。

またサイリスタアノード電流が零になつて瞬時にゲート
−カソード間に逆バイアス電圧を加えるもので、回路の
ターンオフタイムの期間中、十分な逆バイアス電圧が加
わるので、サイリスタのターンオフタイムｔ を非常に
短かくでｇき、ターンオフタイムｔ ＝２０μｓのサイ
リスｇ夕でもｔ を１０μｓ位にできる。

また、同生動ｇ作させるサイリスタのゲートトリガ電流
パルス幅は、サイリスタがオンする以前に加わつて訃ジ
、ターンオフスイツチング損失が減少する。

また、本発明の実施例は、サイリスタと転流回路が並列
となるＢ方式転流に応用したものであるが、サイリスタ
と転流回路が直列となるＡ方式転流にも十分応用できる
。

【図面の簡単な説明】

第１図は本発明による周波数変換装置の一実施例構成図
、第２図はその各部波形図、第３図は本発明による制御
回路のプロツクダイヤグラム、第４図は本発明による制
御方式の一部を示す図、第５図は本発明による制御回路
の具体的な一実施例回路図、第６図は、その各部波形図
である。 １・・・低周波交流電源、２・・・周波数変換回路、３
制御回路、２２・・・パワー半導体プロツク、２３共振
用インダクタ、２４・・・共振用コンデンサ、６・・・
パルス発生回路、３７・・・パルス幅設定回路、８・・
・Ｖ電圧検知回路、３９・・・Ｖ検知回路、ＦＣゝＲｉ
ｎ検知回路、４１，４２・・・イクスクルア回路、４３
・・・マルチプレクサ回路、４４Ｂ・・・ゲートドライ
ブ回路。

Claims (1)

【特許請求の範囲】
1. １ 低周波交流を直接高周波交流電力に変換する周波数
   変換回路とその制御回路よりなり、前記周波数変換回路
   は、少なくとも１つの双方向導通可能なパワー半導体ブ
   ロックと、共振用インダクタと共振用コンデンサを含む
   直列共振回路を含み、前記制御回路は、周期的にパルス
   を発生するパルス発生回路と、前記パワー半導体ブロッ
   クの零クロス電圧Ｖ＿Ｆを検知するＶ＿Ｆ検知回路と、
   前記共振用コンデンサの電圧Ｖ＿Ｃ検知するＶ＿Ｃ検知
   回路と、前記周波数変換回路の入力電圧Ｖｉｎの極性を
   検知するＶｉｎ検知回路と、前記パルス発生回路の出力
   でセットされ、前記Ｖ＿Ｆ検知回路と前記Ｖｉｎ検知回
   路の排他論理和信号によりセットされるパルス幅設定回
   路と、マルチプレクサ回路と、ゲートドライブ回路とよ
   りなり、前記Ｖ＿Ｃ検知回路の出力信号と前記Ｖｉｎ検
   知回路の排他論理和信号と前記パルス幅設定回路の出力
   信号とを前記マルチプレクサ回路に加え、前記マルチプ
   レクサ回路に加え、前記マルチプレクサ回路の出力信号
   は、前記Ｖｉｎ検知回路の出力信号に応じて前記ゲート
   ドライブ回路へ信号を配分し、前記ゲートドライブ回路
   は、前記パワー半導体のゲートーカソード間に順方向電
   流を流したり、あるいはゲート逆バイアス電圧を加える
   ことを特徴とした周波数変換装置。