JPS596616A - ワンシヨツトマルチバイブレ−タ回路 - Google Patents
ワンシヨツトマルチバイブレ−タ回路Info
- Publication number
- JPS596616A JPS596616A JP57115610A JP11561082A JPS596616A JP S596616 A JPS596616 A JP S596616A JP 57115610 A JP57115610 A JP 57115610A JP 11561082 A JP11561082 A JP 11561082A JP S596616 A JPS596616 A JP S596616A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- input terminal
- terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/033—Monostable circuits
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
不発、明はＩＣ化に適したワンショットマルチバイブレ
ーク回路に関するものである。
ーク回路に関するものである。
（背景技術）
従来のワンショットマルチバイブレータ回路を第１図に
示す。
示す。
第１図において、１は信号入力端子であって２人力ＮＯ
Ｒゲート回路２の第１の入力端子に接続されており、２
の出力端子はコンデンサ３を介してインバータ回路５０
入力端子に結ばれている。
Ｒゲート回路２の第１の入力端子に接続されており、２
の出力端子はコンデンサ３を介してインバータ回路５０
入力端子に結ばれている。
５０入力端子と十電源電圧端子７との間には抵抗４が介
挿されている。５の出力端子は２人力Ｎ０ｆｔゲート回
路２の第２の入力端子に接続されるとともに信号出力端
子６に接続されている。
挿されている。５の出力端子は２人力Ｎ０ｆｔゲート回
路２の第２の入力端子に接続されるとともに信号出力端
子６に接続されている。
このように構成された第１図の回路の動作を説明するた
めの動作タイミング図を第２図および第３図に示す。
めの動作タイミング図を第２図および第３図に示す。
第２図は信号入力端子１に与えられる入カバルスのパル
ス幅が大きい場合の動作タイミングを示し、第３図は信
号入力端子１に与えられる入力バルスのパルス幅が小さ
い場合を示している。第１図において、１の信号状態を
ａ、２の出力端子の信号状態をｂ、５０入力端子の信号
状態なＣ１５の出力端子の信号状態つまりは６の信号状
態をｄとする。ａとして第２図に示すごとき信号波形を
与えれば、ｂ、ｃおよびｄは第２図にそれぞれ示すよう
になる。すなわち、Ｃはｂが゛用″レベル（以下単にＩ
ＩＨｕと呼ぶ）から゛Ｌ″レベル（以下単にＩＬＩ”と
呼ぶ）に反転した時点でＬ″になり、以下３と４の時定
数によって指数関数状に増大する。
ス幅が大きい場合の動作タイミングを示し、第３図は信
号入力端子１に与えられる入力バルスのパルス幅が小さ
い場合を示している。第１図において、１の信号状態を
ａ、２の出力端子の信号状態をｂ、５０入力端子の信号
状態なＣ１５の出力端子の信号状態つまりは６の信号状
態をｄとする。ａとして第２図に示すごとき信号波形を
与えれば、ｂ、ｃおよびｄは第２図にそれぞれ示すよう
になる。すなわち、Ｃはｂが゛用″レベル（以下単にＩ
ＩＨｕと呼ぶ）から゛Ｌ″レベル（以下単にＩＬＩ”と
呼ぶ）に反転した時点でＬ″になり、以下３と４の時定
数によって指数関数状に増大する。
今、３の容量値をＣ１４の抵抗値をＲとし、前述のごと
くｂがパ１１”′からＩＪ、１″に反転した時点を初期
、すなわちｔ＝ＱとすればＣ゛の電位■。はで表わされ
る。但し、ここに■ＤＤは十電源電圧、つまり・・Ｈ・
・電圧を示す。ｄはａが’Ｈ”になると同時に°“Ｈ′
になり、しかる後Ｖ。が５のスレッショルドレベルＶ、
ｈＫ−１：で上昇した時＋ｌＬＩ＋に反転するごとく動
作する。よってｄの°”ＩＩ”区間パルス幅ｔｙで与え
られ、ａの’ＩＩ”′区間パルス幅に依存しない。
くｂがパ１１”′からＩＪ、１″に反転した時点を初期
、すなわちｔ＝ＱとすればＣ゛の電位■。はで表わされ
る。但し、ここに■ＤＤは十電源電圧、つまり・・Ｈ・
・電圧を示す。ｄはａが’Ｈ”になると同時に°“Ｈ′
になり、しかる後Ｖ。が５のスレッショルドレベルＶ、
ｈＫ−１：で上昇した時＋ｌＬＩ＋に反転するごとく動
作する。よってｄの°”ＩＩ”区間パルス幅ｔｙで与え
られ、ａの’ＩＩ”′区間パルス幅に依存しない。
次に、ａの°’Ｉ−ｒ’区間パルス幅が小さい場合にお
いても第３図に示すごと＜ｔｗはａの゛ト■′”区間パ
ルス幅に関係なく、（１）式で決定されろ。
いても第３図に示すごと＜ｔｗはａの゛ト■′”区間パ
ルス幅に関係なく、（１）式で決定されろ。
以上説明したように、第１図の回路はワンショットマル
チバイブレータ回路として動作する。
チバイブレータ回路として動作する。
ところが第１図の回路においては、ａのパルス幅か大き
い場合には第２図に示すごと（ａが”Ｈ”からＩＬ″′
に反転する時点でＣか°°Ｈ″電圧っまり＋電源電圧よ
り高い電位になって５の入力端子に与えられ、他方、ａ
のパルス幅が小さい場合には第３図に示すごとくｄが°
°Ｈ″がら°Ｌ″に反転する時点でＣがＩ−Ｉ”電圧つ
まり→−電源電圧より高い電位になって５の入力端子に
与えられてしまう。このように５の十電源電圧よりも高
い電圧が５の入力端子に与えられろと５は破壊されてし
まう。
い場合には第２図に示すごと（ａが”Ｈ”からＩＬ″′
に反転する時点でＣか°°Ｈ″電圧っまり＋電源電圧よ
り高い電位になって５の入力端子に与えられ、他方、ａ
のパルス幅が小さい場合には第３図に示すごとくｄが°
°Ｈ″がら°Ｌ″に反転する時点でＣがＩ−Ｉ”電圧つ
まり→−電源電圧より高い電位になって５の入力端子に
与えられてしまう。このように５の十電源電圧よりも高
い電圧が５の入力端子に与えられろと５は破壊されてし
まう。
従って、実際には第４図に示すように４と並列に過電圧
吸収用のダイオード８を介挿し、また５を保護するため
の制限抵抗９を５の入力端子の前部に介挿するのである
。２や５を集積回路中に作り付けようとする場合におい
ては、第４図における８や９はその集積回路中に組み入
れることのできないものであり、従って外付げにならざ
るを得ない。
吸収用のダイオード８を介挿し、また５を保護するため
の制限抵抗９を５の入力端子の前部に介挿するのである
。２や５を集積回路中に作り付けようとする場合におい
ては、第４図における８や９はその集積回路中に組み入
れることのできないものであり、従って外付げにならざ
るを得ない。
このように、従来のワンショットマルチバイブレーク回
路においては、過電圧吸収用のダイオードと制限抵抗と
を必要とするという欠点があった。
路においては、過電圧吸収用のダイオードと制限抵抗と
を必要とするという欠点があった。
（発明の課題）
本発明の目的はこれらの欠点を除去し、過電圧吸収用の
ダイオードや制限抵抗を必要としないワンショットマル
チバイブレーク回路を提供することにあり、その特徴は
、少な（とも２つの入力を有し第１の入力を入力端子に
接続し第２の入力を出力端子に接続するオア回路または
ノア回路による論理和回路と、該論理和回路の出力に直
接またはインバータを介して接続される抵抗及び該抵抗
と予め定められる電位との間に挿入されるコンデンサと
からなる微分回路と、該微分回路の出力を直接又は波形
整形回路を介して第１の入力とし前記論理和回路の出力
を直接又はインバータを介して第２の入力とし前記出力
端子に出力信号を与えるゲート回路とを有するごときワ
ンショットマルチバイブレータ回路にある。
ダイオードや制限抵抗を必要としないワンショットマル
チバイブレーク回路を提供することにあり、その特徴は
、少な（とも２つの入力を有し第１の入力を入力端子に
接続し第２の入力を出力端子に接続するオア回路または
ノア回路による論理和回路と、該論理和回路の出力に直
接またはインバータを介して接続される抵抗及び該抵抗
と予め定められる電位との間に挿入されるコンデンサと
からなる微分回路と、該微分回路の出力を直接又は波形
整形回路を介して第１の入力とし前記論理和回路の出力
を直接又はインバータを介して第２の入力とし前記出力
端子に出力信号を与えるゲート回路とを有するごときワ
ンショットマルチバイブレータ回路にある。
（発明の構成および作用）
第５図は本発明の第１の実施例であって、信号入力端子
１は２人力ＯＲゲート回路１０の第１の入力端子に接続
され、１０の出力端子はインバータ回 ′路１４の入力
端子に接続されるとともに抵抗１１を介して２人力ＮＯ
Ｒゲート回路１３の第１の入力端子に接続されている。
１は２人力ＯＲゲート回路１０の第１の入力端子に接続
され、１０の出力端子はインバータ回 ′路１４の入力
端子に接続されるとともに抵抗１１を介して２人力ＮＯ
Ｒゲート回路１３の第１の入力端子に接続されている。
１３の入力端子と接地電位の間にはコンデンサ１２が接
続されている。前記インバータ回路１４の出力端子は１
３の第２の入力端子に接続されている。１３の出力端子
は信号出力端子６に接続されるとともに１０の第２の入
力端子に接続されている。
続されている。前記インバータ回路１４の出力端子は１
３の第２の入力端子に接続されている。１３の出力端子
は信号出力端子６に接続されるとともに１０の第２の入
力端子に接続されている。
以上のように構成された第５図の動作を説明するための
動作タイミング図を第６図および第７図に示す。
動作タイミング図を第６図および第７図に示す。
第６図は信号入力端子１に与えられる入カバルスノハル
ス幅が大きい場合の動作夕″“イミングを示しており、
他方、第７図は信号入力端子１に与えられる入力パルス
のパルス幅が小さい場合の動作タイミングを示している
。
ス幅が大きい場合の動作夕″“イミングを示しており、
他方、第７図は信号入力端子１に与えられる入力パルス
のパルス幅が小さい場合の動作タイミングを示している
。
第５図において、１の信号状態をａ、１０の出力端子の
信号状態を１）、１３の第１の入力端子の信号状態なＣ
１１３の出力端子の信号状態、つまり６の信号状態なｄ
で表わすことにすれば、１に与えられる入力パルスのパ
ルス幅が大きい場合の各信号状態はそれぞれ第６図のよ
うに得られ、他方、１に与えられる入力パルスのパルス
幅が小さい場合の各信号状態はそれぞれ第７図のように
得られる。
信号状態を１）、１３の第１の入力端子の信号状態なＣ
１１３の出力端子の信号状態、つまり６の信号状態なｄ
で表わすことにすれば、１に与えられる入力パルスのパ
ルス幅が大きい場合の各信号状態はそれぞれ第６図のよ
うに得られ、他方、１に与えられる入力パルスのパルス
幅が小さい場合の各信号状態はそれぞれ第７図のように
得られる。
か（して、ｄはａが′Ｌ″′からＨ″に反転してからＣ
の電位が上昇して１３のスレッショルドレベル■いに到
達するまでの間ＩＩ ＨＩＩとなる’Ｈ”パルスとなる
。ｄの゛′Ｈ″Ｈ″のパルス幅はａのパルス幅に関係な
（（１）式で力えられるのである。
の電位が上昇して１３のスレッショルドレベル■いに到
達するまでの間ＩＩ ＨＩＩとなる’Ｈ”パルスとなる
。ｄの゛′Ｈ″Ｈ″のパルス幅はａのパルス幅に関係な
（（１）式で力えられるのである。
このように第５図は、ワンショットマルチバイブレーク
回路として動作するが第６図および第７の過電圧にはな
らない。つまり、１３の入力端子には過電圧が加わらな
いのである。
回路として動作するが第６図および第７の過電圧にはな
らない。つまり、１３の入力端子には過電圧が加わらな
いのである。
第５図においてＣが過電圧にならないのは、１２が接地
電位に直結されているためである。
電位に直結されているためである。
以上説明したように第１の実施例では十電源電圧よりも
大きい過大電圧を生じないから、過電圧吸収用のダイオ
ードや制限抵抗が不要である。
大きい過大電圧を生じないから、過電圧吸収用のダイオ
ードや制限抵抗が不要である。
第１の実施例では、コンデンサ１〕を接地電位に接続す
るフンショットマル・チバイブレーク回路を説明したが
、第８図に示すごと（コンデンサ１１を十電源電圧端子
に接続する回路構成によっても同様の効果を生じる。第
５図における１１〜１４によって構成される回路部分と
、第８図における１、１ 、１２および１５〜］７によ
って構成される回路部亦とは等価であり、１０の出力が
Ｌｌ＋から′Ｈ″に反転してから、′用”を保っている
間であって、かつ、１１ 、１２のＣＲ時定数によって
定まる時間の間だけ°Ｈ″となるような′用”′パルス
を発生するごと（動作する波形微分回路である。
るフンショットマル・チバイブレーク回路を説明したが
、第８図に示すごと（コンデンサ１１を十電源電圧端子
に接続する回路構成によっても同様の効果を生じる。第
５図における１１〜１４によって構成される回路部分と
、第８図における１、１ 、１２および１５〜］７によ
って構成される回路部亦とは等価であり、１０の出力が
Ｌｌ＋から′Ｈ″に反転してから、′用”を保っている
間であって、かつ、１１ 、１２のＣＲ時定数によって
定まる時間の間だけ°Ｈ″となるような′用”′パルス
を発生するごと（動作する波形微分回路である。
第５図および第８図においては信号入力を受は取るゲー
ト回路として２人力ＯＲゲート回路を使用したが、第５
図が第９図と等価であり、また第８図が第１０図と等価
であることは自明である。つまり、信号入力を受は取る
ゲート回路は必ずしもＯＲゲート回路でなくてもよくＮ
ＯＲゲート回路を使うこともできる。なお、第５図、第
８図、第９図および第１０図において、シリーズに接続
された抵抗と一端が十電源電圧端子もしくは接地電位端
子に接続されたコンデンサとは遅延回路を形成している
が、前記抵抗と前記コンデンサの接続点の電位はゆるや
かに変わるので、いったんシュミットトリガ回路のごと
き波形整形回路１７で波形再生すると回路動作がより確
実になる。この実施例を第１１図に示す。
ト回路として２人力ＯＲゲート回路を使用したが、第５
図が第９図と等価であり、また第８図が第１０図と等価
であることは自明である。つまり、信号入力を受は取る
ゲート回路は必ずしもＯＲゲート回路でなくてもよくＮ
ＯＲゲート回路を使うこともできる。なお、第５図、第
８図、第９図および第１０図において、シリーズに接続
された抵抗と一端が十電源電圧端子もしくは接地電位端
子に接続されたコンデンサとは遅延回路を形成している
が、前記抵抗と前記コンデンサの接続点の電位はゆるや
かに変わるので、いったんシュミットトリガ回路のごと
き波形整形回路１７で波形再生すると回路動作がより確
実になる。この実施例を第１１図に示す。
（発明の効果）
本発明のワンショットマルチバイブレータ回路は、過電
圧吸収用のダイオードと制限抵抗とが不要であり、ＩＣ
化した場合には外付は部品が少なくてすむので、広汎な
応用に供することができる。
圧吸収用のダイオードと制限抵抗とが不要であり、ＩＣ
化した場合には外付は部品が少なくてすむので、広汎な
応用に供することができる。
第１図は従来のフンショットマルチ・くイブレータ回路
、第２図と第３図は第１図の回路の動作図、第４図は従
来の別のワンショットマルチバイブレータ回路、第５図
は本発明の１実施例の回路図、第６図と第７図は第５図
の回路の動作図、第８図と第９図と第１０図と第１１図
は本発明の別の実施例の回路図である。 １・・・信号入力端子、２・・・２人力ＮＯＲゲート回
路、３・・・コンデンサ、 ４・・・抵抗、５・・
・インバータ回路、６・・・信号出力端子、７・・・十
電源電圧端子、８・・・ダイオード、９・・・抵抗、
１（）・・・２人力ＯＲゲート回路、１１・・・
抵抗、 １２・・・コンデンサ、１３・・・２
人力ＮＯＲゲート回路、 １４・・・インバータ回路。 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 − 第１図 第２図 １ １ 第３図 ｂ ゛ ｄ ” “ 第４図 第６図 第７図 第８図 第９図
、第２図と第３図は第１図の回路の動作図、第４図は従
来の別のワンショットマルチバイブレータ回路、第５図
は本発明の１実施例の回路図、第６図と第７図は第５図
の回路の動作図、第８図と第９図と第１０図と第１１図
は本発明の別の実施例の回路図である。 １・・・信号入力端子、２・・・２人力ＮＯＲゲート回
路、３・・・コンデンサ、 ４・・・抵抗、５・・
・インバータ回路、６・・・信号出力端子、７・・・十
電源電圧端子、８・・・ダイオード、９・・・抵抗、
１（）・・・２人力ＯＲゲート回路、１１・・・
抵抗、 １２・・・コンデンサ、１３・・・２
人力ＮＯＲゲート回路、 １４・・・インバータ回路。 特許出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 − 第１図 第２図 １ １ 第３図 ｂ ゛ ｄ ” “ 第４図 第６図 第７図 第８図 第９図
Claims (2)
- （１）少なくとも２つの入力を有し第１の入力を入力端
子に接続し第２の入力を出力端子に接続するオア回路ま
たはノア回路による論理和回路と、該論理和回路の出力
に直接またはインバータを介して接続される抵抗及び該
抵抗と予め定められる電位との間に挿入されるコンデン
サとからなる微分回路と、該微分回路の出力を直接又は
波形整形回路を介して第１の入力とし前記論理和回路の
出力を直接又はインバータを介して第２の入力とし前記
出力端子に出力信号を与えるゲート回路とを有すること
を特徴とするワンショットマルチバイブレータ回路。 - （２）前記インバータが前記ゲート回路のいずれか一方
の入力にのみ挿入される特許請求の範囲第１項記載のワ
ンショットマルチバイブレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115610A JPS596616A (ja) | 1982-07-05 | 1982-07-05 | ワンシヨツトマルチバイブレ−タ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57115610A JPS596616A (ja) | 1982-07-05 | 1982-07-05 | ワンシヨツトマルチバイブレ−タ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS596616A true JPS596616A (ja) | 1984-01-13 |
Family
ID=14666902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57115610A Pending JPS596616A (ja) | 1982-07-05 | 1982-07-05 | ワンシヨツトマルチバイブレ−タ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596616A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112420A (ja) * | 1984-07-26 | 1986-05-30 | テキサス インスツルメンツ インコ−ポレイテツド | Ｃｍｏｓダイナミックｒａｍ用時間遅延回路 |
| JPS61263307A (ja) * | 1985-05-17 | 1986-11-21 | Matsushita Electric Ind Co Ltd | ワンシヨツト・マルチバイブレ−タ回路 |
| JPS63221709A (ja) * | 1987-03-10 | 1988-09-14 | Nec Corp | 微分パルス発生回路 |
| EP0940918A3 (en) * | 1998-03-06 | 2003-07-30 | Siemens Aktiengesellschaft | Feedback pulse generators |
-
1982
- 1982-07-05 JP JP57115610A patent/JPS596616A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61112420A (ja) * | 1984-07-26 | 1986-05-30 | テキサス インスツルメンツ インコ−ポレイテツド | Ｃｍｏｓダイナミックｒａｍ用時間遅延回路 |
| JPS61263307A (ja) * | 1985-05-17 | 1986-11-21 | Matsushita Electric Ind Co Ltd | ワンシヨツト・マルチバイブレ−タ回路 |
| JPS63221709A (ja) * | 1987-03-10 | 1988-09-14 | Nec Corp | 微分パルス発生回路 |
| EP0940918A3 (en) * | 1998-03-06 | 2003-07-30 | Siemens Aktiengesellschaft | Feedback pulse generators |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3453447A (en) | Self-synchronizing tunnel diode and circuit | |
| US2795696A (en) | Flip-flop circuit | |
| KR920008758A (ko) | 파워-온 리세트회로 | |
| US2892102A (en) | Frequency halver | |
| JPS54148464A (en) | Pulse generating circuit | |
| GB1475724A (en) | Pulse generator circuits | |
| JPH0316648B2 (ja) | ||
| JPS5570128A (en) | Oscillator circuit | |
| CN114640099B (zh) | 一种高压输入保护电路与驱动芯片 | |
| JPS5921550Y2 (ja) | Ｔ型フリツプフロツプ回路 | |
| SU705652A1 (ru) | Генератор пр моугольных импульсов | |
| JPH0347609B2 (ja) | ||
| KR880002864Y1 (ko) | 시간 지연회로 | |
| SU1109911A1 (ru) | Делитель частоты следовани импульсов | |
| US3047732A (en) | Flip-flop responsive to leading and trailing transients of successive input pulses employing diode, r-c combination | |
| SU503348A1 (ru) | Генератор одиночного импульса | |
| JPS60100820A (ja) | 単安定マルチバイブレ−タ | |
| SU834835A1 (ru) | Генератор пр моугольных импульсов | |
| KR890002174Y1 (ko) | 펄스 지연회로 | |
| SU871321A1 (ru) | Формирователь импульсов по фронтам двоичного сигнала | |
| SU905994A1 (ru) | Формирователь импульсов | |
| SU746891A1 (ru) | Формирователь импульсов по положительному и отрицательному перепадам сигнала | |
| JPS5455346A (en) | Coupling circuit | |
| SU879759A1 (ru) | Формирователь импульсов | |
| SU424303A1 (ru) | Резервированный генератор импульсов |