JPH0779408B2 - 発熱記録装置 - Google Patents
発熱記録装置Info
- Publication number
- JPH0779408B2 JPH0779408B2 JP57075426A JP7542682A JPH0779408B2 JP H0779408 B2 JPH0779408 B2 JP H0779408B2 JP 57075426 A JP57075426 A JP 57075426A JP 7542682 A JP7542682 A JP 7542682A JP H0779408 B2 JPH0779408 B2 JP H0779408B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- energization
- information
- address
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/23—Reproducing arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Electronic Switches (AREA)
- Fax Reproducing Arrangements (AREA)
Description
【発明の詳細な説明】 本発明は発熱記録装置に関し、特に記録画像（画素）濃
度に階調を発生させる発熱記録装置に関する。
度に階調を発生させる発熱記録装置に関する。
発熱記録において、記録画像の濃度変化の表現は、各記
録画素に対する記録熱を発生する発熱抵抗体の通電量
（電流の大きさや通電時間幅）を制御することによつて
実現できる。前記通電量制御としては、各発熱抵抗体の
通電制御回路に各発熱抵抗体に対応してタイマを設け、
各タイマの動作時間幅を記録濃度に応じて設定するよう
にすることが考えられる。しかしながらフアクシミリ等
の発熱記録装置においては、同時に通電制御される発熱
抵抗体の数が128個とか256個という数に及ぶから、前記
のようなタイマ制御によれば128個あるいは256個のタイ
マを用いなければならない。また表現する濃度変化の階
調段数を多くすると各タイマの動作時間幅設定回路も多
くなる。デイジタル制御回路方式の場合、タイマとして
はカウンタ、動作時間幅設定回路としてはシフトレジス
タなどが用いられるが、多数のカウンタやシフトレジス
タを記録ヘツドや制御装置内に設けると大形化する欠点
がある。
録画素に対する記録熱を発生する発熱抵抗体の通電量
（電流の大きさや通電時間幅）を制御することによつて
実現できる。前記通電量制御としては、各発熱抵抗体の
通電制御回路に各発熱抵抗体に対応してタイマを設け、
各タイマの動作時間幅を記録濃度に応じて設定するよう
にすることが考えられる。しかしながらフアクシミリ等
の発熱記録装置においては、同時に通電制御される発熱
抵抗体の数が128個とか256個という数に及ぶから、前記
のようなタイマ制御によれば128個あるいは256個のタイ
マを用いなければならない。また表現する濃度変化の階
調段数を多くすると各タイマの動作時間幅設定回路も多
くなる。デイジタル制御回路方式の場合、タイマとして
はカウンタ、動作時間幅設定回路としてはシフトレジス
タなどが用いられるが、多数のカウンタやシフトレジス
タを記録ヘツドや制御装置内に設けると大形化する欠点
がある。
第１図はこのような従来の発熱記録装置の一例を示すブ
ロツク図で、説明を簡単化するために９個の発熱抵抗体
を３個ずつ３つのブロツクに分け、各記録画素の記録濃
度を３ビツトの階調情報信号で制御するように簡略化し
てある。
ロツク図で、説明を簡単化するために９個の発熱抵抗体
を３個ずつ３つのブロツクに分け、各記録画素の記録濃
度を３ビツトの階調情報信号で制御するように簡略化し
てある。
アナログ画像信号Ｓは各記録画素毎にA/D変換器１によ
つてその濃度に対応した３ビツトの２進数（８段階を表
現できる）の階調情報信号に変換されて、ラインメモリ
２に記憶される。このラインメモリ２は、例えばランダ
ムアクセスメモリ（RAM）が用いられ、階調情報信号を
記録画素位置と対応させるために、この記録画素位置に
相当する発熱記録ヘツド３の各発熱抵抗体3a〜3iを選択
する信号線3s0,3s1,3s2とブロツク線3b0,3b1,3b2に対応
する数をカウントする信号カウンタ４とブロツクカウン
タ５の出力によつて構成されるアドレス信号Ｂによつ
て、記憶または読み出しアドレスが決定される。ライン
メモリ２から読み出された各記録画素における各桁（各
ビツト）情報は各桁シフトレジスタ6a,6b,6cに記憶され
る。各桁シフトレジスタ6a〜6cの出力は、各信号線3s0
〜3s2毎に設けたタイマ用カウンタ7a,7b,7cに３画素分
読み出される毎に出力されるキヤリー信号でロードさ
れ、この各カウンタ7a〜7cはロードされた階調情報信号
に応じた数の通電制御クロツクを数える時間だけ信号ス
イツチ８のスイツチ素子8s0,8s1,8s2を導通させて電源
９の電圧を信号線3s0〜3s2に与える。ブロツクカウンタ
５の出力はデコーダ10でデコードされてブロツクスイツ
チ11のスイツチ素子11a,11b,11cを３画素記録毎に順次
選択的に導通させ、前記スイツチ８によつて通電制御す
べき発熱抵抗体3a〜3iが接続されたブロツク線3b0,3b1,
3b2を選択する。
つてその濃度に対応した３ビツトの２進数（８段階を表
現できる）の階調情報信号に変換されて、ラインメモリ
２に記憶される。このラインメモリ２は、例えばランダ
ムアクセスメモリ（RAM）が用いられ、階調情報信号を
記録画素位置と対応させるために、この記録画素位置に
相当する発熱記録ヘツド３の各発熱抵抗体3a〜3iを選択
する信号線3s0,3s1,3s2とブロツク線3b0,3b1,3b2に対応
する数をカウントする信号カウンタ４とブロツクカウン
タ５の出力によつて構成されるアドレス信号Ｂによつ
て、記憶または読み出しアドレスが決定される。ライン
メモリ２から読み出された各記録画素における各桁（各
ビツト）情報は各桁シフトレジスタ6a,6b,6cに記憶され
る。各桁シフトレジスタ6a〜6cの出力は、各信号線3s0
〜3s2毎に設けたタイマ用カウンタ7a,7b,7cに３画素分
読み出される毎に出力されるキヤリー信号でロードさ
れ、この各カウンタ7a〜7cはロードされた階調情報信号
に応じた数の通電制御クロツクを数える時間だけ信号ス
イツチ８のスイツチ素子8s0,8s1,8s2を導通させて電源
９の電圧を信号線3s0〜3s2に与える。ブロツクカウンタ
５の出力はデコーダ10でデコードされてブロツクスイツ
チ11のスイツチ素子11a,11b,11cを３画素記録毎に順次
選択的に導通させ、前記スイツチ８によつて通電制御す
べき発熱抵抗体3a〜3iが接続されたブロツク線3b0,3b1,
3b2を選択する。
このような発熱記録装置によれば、各記録画素毎の階調
情報信号のビツト数が増えることによりシフトレジスタ
6a〜の数が多くなり、各ブロツク内において同時に通電
制御される発熱抵抗体3a〜の数が増えればカウンタ7a〜
の数が多くなることは容易に理解できよう。
情報信号のビツト数が増えることによりシフトレジスタ
6a〜の数が多くなり、各ブロツク内において同時に通電
制御される発熱抵抗体3a〜の数が増えればカウンタ7a〜
の数が多くなることは容易に理解できよう。
本発明の目的は、簡単な回路構成で発熱記録ヘツドの発
熱抵抗体の通電時間幅を制御して階調性のある発熱記録
を実現することができる感熱記録装置を提供することに
ある。
熱抵抗体の通電時間幅を制御して階調性のある発熱記録
を実現することができる感熱記録装置を提供することに
ある。
本発明の特徴は、複数の発熱抵抗体の集合であるブロッ
クを複数有する発熱記録ヘッドを備え、記録すべき複数
の画素の階調情報に従って複数の画素の各々に対応する
複数の発熱抵抗体の各々への通電時間を制御して発熱さ
せ、この発熱を利用して記録する発熱記録装置におい
て、記録すべき画素の記録濃度を階調情報として記憶す
る記憶回路と、記憶回路に読み出しアドレスを出力し
て、階調情報を記憶回路から読み出す読み出し手段と、
ブロック内の発熱抵抗体に対応する画素の階調情報の読
み出し動作を、階調レベルを更新しながら階調段数に相
当する複数回数繰り返す手段と、階調情報と階調レベル
とを比較し、２進数化した信号を発熱抵抗体への通電を
制御する通電情報として複数回数発生させる通電情報発
生手段と、発生させた通電情報を複数の画素分入力して
並列信号に変換し、複数の画素の各々に対応する複数の
発熱抵抗体の各々への通電情報として並列に出力するシ
フトレジスタと、シフトレジスタから出力される並列信
号を入力して記憶し、並列信号を複数の発熱抵抗体への
通電情報として出力するラッチ回路と、複数のブロック
の中の特定のブロックを選択する第２の駆動回路と、ラ
ッチ回路からの並列信号に対応する選択されたブロック
内の発熱抵抗体を通電駆動する第１の駆動回路とを備え
た発熱記録装置にある。
クを複数有する発熱記録ヘッドを備え、記録すべき複数
の画素の階調情報に従って複数の画素の各々に対応する
複数の発熱抵抗体の各々への通電時間を制御して発熱さ
せ、この発熱を利用して記録する発熱記録装置におい
て、記録すべき画素の記録濃度を階調情報として記憶す
る記憶回路と、記憶回路に読み出しアドレスを出力し
て、階調情報を記憶回路から読み出す読み出し手段と、
ブロック内の発熱抵抗体に対応する画素の階調情報の読
み出し動作を、階調レベルを更新しながら階調段数に相
当する複数回数繰り返す手段と、階調情報と階調レベル
とを比較し、２進数化した信号を発熱抵抗体への通電を
制御する通電情報として複数回数発生させる通電情報発
生手段と、発生させた通電情報を複数の画素分入力して
並列信号に変換し、複数の画素の各々に対応する複数の
発熱抵抗体の各々への通電情報として並列に出力するシ
フトレジスタと、シフトレジスタから出力される並列信
号を入力して記憶し、並列信号を複数の発熱抵抗体への
通電情報として出力するラッチ回路と、複数のブロック
の中の特定のブロックを選択する第２の駆動回路と、ラ
ッチ回路からの並列信号に対応する選択されたブロック
内の発熱抵抗体を通電駆動する第１の駆動回路とを備え
た発熱記録装置にある。
以下本発明の一実施例を第２図に示すブロツク図および
第３図に示すタイミングチヤートに基づいて説明する。
この実施例は、説明を簡単化するために９個の発熱抵抗
体を３個ずつ３つのブロツクに分け、各記録画素の記録
濃度を３段階に制御するように簡略化してある。
第３図に示すタイミングチヤートに基づいて説明する。
この実施例は、説明を簡単化するために９個の発熱抵抗
体を３個ずつ３つのブロツクに分け、各記録画素の記録
濃度を３段階に制御するように簡略化してある。
第２図において、アナログ画像信号Ｓが各記録画素毎に
A/D変換器１によつてその濃度に対応した２進数の階調
情報信号に変換されてラインメモリ２に記憶される。こ
のラインメモリ２は前述と同様にRAMが用いられ、前述
と同様の番地カウンタ４とブロツクカウンタ５の出力に
よつて構成されるアドレス信号Ｂによつて記憶または読
み出しアドレスが決定される。発熱記録ヘツド３の各発
熱抵抗体をデコーダ10で制御されるブロツクスイツチ11
と番地スイツチ８によつて選択的に電源９に接続して通
電発熱させる構成も第１図に示した従来の発熱記録装置
と同一である。スレツシユホールドレベル発生カウンタ
12は所定の発熱抵抗体への所定時間通電制御を実行する
毎にスレツシユホールド信号Ｄのレベルを変えるもの
で、デイジタル比較器13はラインメモリ２から読み出さ
れた階調情報信号Ｃとスレツシユホールド信号Ｄを比較
する。比較器13の出力信号Ｅは、階調情報信号Ｃのもつ
レベルがスレツシユホールド信号Ｄのもつレベルより大
きい場合にはハイレベル、そうでない場合にはロウレベ
ルとなる。シフトレジスタ14は比較器13からの出力信号
Ｅを直並列変換してラツチ回路15に出力し、ラツチ回路
15はこれをラツチして番地スイツチ８に記録信号G0,G1,
G2を与える。フリツプフロツプ16は記録開始信号Ｈの発
生を記録指令信号Ｋより１ラツチ時間分だけ遅延させる
ためのもので、番地カウンタ４のキヤリー信号Ｉでトリ
ガされ、１ライン記録終了時点でブロツクカウンタ５か
ら出力されるストツプ信号Ｍでクリアされる。ラツチ回
路17はブロツクカウンタ５から出力されるブロツクアド
レスを複数回の所定時間通電制御の間保持するものであ
る。
A/D変換器１によつてその濃度に対応した２進数の階調
情報信号に変換されてラインメモリ２に記憶される。こ
のラインメモリ２は前述と同様にRAMが用いられ、前述
と同様の番地カウンタ４とブロツクカウンタ５の出力に
よつて構成されるアドレス信号Ｂによつて記憶または読
み出しアドレスが決定される。発熱記録ヘツド３の各発
熱抵抗体をデコーダ10で制御されるブロツクスイツチ11
と番地スイツチ８によつて選択的に電源９に接続して通
電発熱させる構成も第１図に示した従来の発熱記録装置
と同一である。スレツシユホールドレベル発生カウンタ
12は所定の発熱抵抗体への所定時間通電制御を実行する
毎にスレツシユホールド信号Ｄのレベルを変えるもの
で、デイジタル比較器13はラインメモリ２から読み出さ
れた階調情報信号Ｃとスレツシユホールド信号Ｄを比較
する。比較器13の出力信号Ｅは、階調情報信号Ｃのもつ
レベルがスレツシユホールド信号Ｄのもつレベルより大
きい場合にはハイレベル、そうでない場合にはロウレベ
ルとなる。シフトレジスタ14は比較器13からの出力信号
Ｅを直並列変換してラツチ回路15に出力し、ラツチ回路
15はこれをラツチして番地スイツチ８に記録信号G0,G1,
G2を与える。フリツプフロツプ16は記録開始信号Ｈの発
生を記録指令信号Ｋより１ラツチ時間分だけ遅延させる
ためのもので、番地カウンタ４のキヤリー信号Ｉでトリ
ガされ、１ライン記録終了時点でブロツクカウンタ５か
ら出力されるストツプ信号Ｍでクリアされる。ラツチ回
路17はブロツクカウンタ５から出力されるブロツクアド
レスを複数回の所定時間通電制御の間保持するものであ
る。
以上の構成の発熱記録装置の動作を第３図のタイミング
チヤートを参照して説明する。第０番ブロツクの記録す
べき画素の記録濃度を示す階調情報信号は、第０番地の
画素が“0"、第１番地の画素が“1"、第２番地の画素が
“2"であつて、この階調情報信号がラインメモリ２のア
ドレス“0",“1",“2"に記憶されているものとしてその
再生記録動作を説明する。
チヤートを参照して説明する。第０番ブロツクの記録す
べき画素の記録濃度を示す階調情報信号は、第０番地の
画素が“0"、第１番地の画素が“1"、第２番地の画素が
“2"であつて、この階調情報信号がラインメモリ２のア
ドレス“0",“1",“2"に記憶されているものとしてその
再生記録動作を説明する。
先ず各記録ライン毎に発生する記録指令信号Ｋによつて
番地カウンタ４、ブロツクカウンタ５、スレツシユホー
ルドレベル発生カウンタ12はイニシヤライズされ、ライ
ンメモリ２の読み出しアドレスＢは第０番地となつて出
力される階調情報信号Ｃは“0"、スレツシユホールド信
号Ｄは“0"である。このため比較器13の出力信号Ｅはロ
ウレベルで、この出力信号Ｅは第１番目のクロツク信号
Ａでシフトレジスタ14に記憶される。第１番目のクロツ
ク信号Ａは番地カウンタ４をインクリメントして読み出
しアドレスＢを第１番地として該番地に記憶された階調
情報信号Ｃの“1"を読み出す。このときスレツシユホー
ルド信号Ｄは“0"のままであるので、比較器13の出力信
号Ｅはハイレベルとなり、この出力信号Ｅは第２番目の
クロツク信号Ａでシフトレジスタ14に記憶される。また
第２番目のクロツク信号Ａは番地カウンタ４をインクリ
メントして読み出しアドレスＢを第２番地として該番地
に記憶された階調情報信号Ｃの“2"を読み出す。このと
きもスレツシユホールド信号Ｄは“0"であるので、比較
器13の出力信号Ｅはハイレベルとなり、この出力信号Ｅ
は第３番目のクロツク信号Ａでシフトレジスタ14に記憶
される。番地カウンタ４は第３番目のクロツク信号Ａが
入力されるとキヤリー信号Ｉが出力され、この信号Ｉで
シフトレジスタ14の内容はラツチ回路15にラツチされ
る。再生記録動作モードで記録モード信号Ｌはハイレベ
ルであるからキヤリー信号Ｉによつてフリツプフロツプ
16の出力Ｑからの記録開始信号Ｈがハイレベルとなつて
第０番地の画素に対応する記録信号G0がロウレベル、第
１番地の画素に対応する記録信号G1がハイレベル、第２
番地の画素に対応する記録信号G2がハイレベルになり、
ハイレベルの記録信号G1,G2に対応する番地スイツチ８
が導通する。このときラツチ回路17は第０番ブロツクを
選択するブロツクアドレスをラツチしており、デコーダ
10は第０番ブロツクに相当するブロツクスイツチ11を選
択している。従つてこの場合の所定時間通電は、第１図
に示す発熱記録ヘツド３では発熱抵抗体3b,3cに対して
行なわれる。
番地カウンタ４、ブロツクカウンタ５、スレツシユホー
ルドレベル発生カウンタ12はイニシヤライズされ、ライ
ンメモリ２の読み出しアドレスＢは第０番地となつて出
力される階調情報信号Ｃは“0"、スレツシユホールド信
号Ｄは“0"である。このため比較器13の出力信号Ｅはロ
ウレベルで、この出力信号Ｅは第１番目のクロツク信号
Ａでシフトレジスタ14に記憶される。第１番目のクロツ
ク信号Ａは番地カウンタ４をインクリメントして読み出
しアドレスＢを第１番地として該番地に記憶された階調
情報信号Ｃの“1"を読み出す。このときスレツシユホー
ルド信号Ｄは“0"のままであるので、比較器13の出力信
号Ｅはハイレベルとなり、この出力信号Ｅは第２番目の
クロツク信号Ａでシフトレジスタ14に記憶される。また
第２番目のクロツク信号Ａは番地カウンタ４をインクリ
メントして読み出しアドレスＢを第２番地として該番地
に記憶された階調情報信号Ｃの“2"を読み出す。このと
きもスレツシユホールド信号Ｄは“0"であるので、比較
器13の出力信号Ｅはハイレベルとなり、この出力信号Ｅ
は第３番目のクロツク信号Ａでシフトレジスタ14に記憶
される。番地カウンタ４は第３番目のクロツク信号Ａが
入力されるとキヤリー信号Ｉが出力され、この信号Ｉで
シフトレジスタ14の内容はラツチ回路15にラツチされ
る。再生記録動作モードで記録モード信号Ｌはハイレベ
ルであるからキヤリー信号Ｉによつてフリツプフロツプ
16の出力Ｑからの記録開始信号Ｈがハイレベルとなつて
第０番地の画素に対応する記録信号G0がロウレベル、第
１番地の画素に対応する記録信号G1がハイレベル、第２
番地の画素に対応する記録信号G2がハイレベルになり、
ハイレベルの記録信号G1,G2に対応する番地スイツチ８
が導通する。このときラツチ回路17は第０番ブロツクを
選択するブロツクアドレスをラツチしており、デコーダ
10は第０番ブロツクに相当するブロツクスイツチ11を選
択している。従つてこの場合の所定時間通電は、第１図
に示す発熱記録ヘツド３では発熱抵抗体3b,3cに対して
行なわれる。
第３番目のクロツク信号Ａで番地カウンタ４の出力すな
わちラインメモリ２に対する読み出しアドレス信号Ｂは
第０番地に戻り、スレツシユホールドレベル発生カウン
タ12は前記キヤリー信号Ｉでインクリメントされてスレ
ツシユホールド信号Ｄは“1"となる。これによつてライ
ンメモリ２から読み出される第０番地の画素に対応する
階調情報信号Ｃは“0"、スレツシユホールド信号Ｄは
“1"となるので、比較器13の出力信号Ｅはロウレベルと
なり、この出力信号Ｅは第４番目のクロツク信号Ａでシ
フトレジスタ14に記憶される。第４番目のクロツク信号
Ａは番地カウンタ４をインクリメントして読み出しアド
レスＢを第１番地として該番地に記憶された階調情報信
号Ｃの“1"を読み出す。このときもスレツシユホールド
信号Ｄは“1"であるので、比較器13の出力信号Ｅはロウ
レベルのままであり、この出力信号Ｅは第５番目のクロ
ツク信号Ａでシフトレジスタ14に記憶される。また第５
番目のクロツク信号Ａは番地カウンタ４をインクリメン
トして読み出しアドレスＢを第２番地として該番地に記
憶された階調情報信号Ｃの“2"を読み出す。このときも
スレツシユホールド信号Ｄは“1"であるので、比較器13
の出力信号Ｅはハイレベルとなり、この出力信号Ｅは第
６番目のクロツク信号Ａでシフトレジスタ14に記憶され
る。番地カウンタ４は第６番目のクロツク信号Ａが入力
されるとキヤリー信号Ｉが出力されるので、シフトレジ
スタ14の内容はラツチ回路15にラツチされる。このとき
シフトレジスタ14からラツチ回路15にラツチされる内容
は、第０番地と第１番地がロウレベル、第２番地がハイ
レベルであり、第６番目のクロツク信号Ａの発生後はラ
ツチ回路15の第２番地の画素に対応する記録信号G2のみ
がハイレベルとなる。ラツチ回路17は第０番ブロツクを
選択するフロツクアドレスをラツチしたままであるの
で、第６番目のクロツク信号Ａの発生後の所定時間通電
は、第１図に示す発熱記録ヘツド３では発熱抵抗体3cの
みとなる。スレツシユホールドレベル発生カウンタ12は
番地カウンタ４の第２番目のキヤリー信号Ｉを入力する
とキヤリー信号Ｊを出力してスレツユホールド信号Ｄは
“0"に戻る。ブロツクカウンタ５はこのキヤリー信号Ｊ
でインクリメントされてブロツクアドレスを第１番ブロ
ツクとする。
わちラインメモリ２に対する読み出しアドレス信号Ｂは
第０番地に戻り、スレツシユホールドレベル発生カウン
タ12は前記キヤリー信号Ｉでインクリメントされてスレ
ツシユホールド信号Ｄは“1"となる。これによつてライ
ンメモリ２から読み出される第０番地の画素に対応する
階調情報信号Ｃは“0"、スレツシユホールド信号Ｄは
“1"となるので、比較器13の出力信号Ｅはロウレベルと
なり、この出力信号Ｅは第４番目のクロツク信号Ａでシ
フトレジスタ14に記憶される。第４番目のクロツク信号
Ａは番地カウンタ４をインクリメントして読み出しアド
レスＢを第１番地として該番地に記憶された階調情報信
号Ｃの“1"を読み出す。このときもスレツシユホールド
信号Ｄは“1"であるので、比較器13の出力信号Ｅはロウ
レベルのままであり、この出力信号Ｅは第５番目のクロ
ツク信号Ａでシフトレジスタ14に記憶される。また第５
番目のクロツク信号Ａは番地カウンタ４をインクリメン
トして読み出しアドレスＢを第２番地として該番地に記
憶された階調情報信号Ｃの“2"を読み出す。このときも
スレツシユホールド信号Ｄは“1"であるので、比較器13
の出力信号Ｅはハイレベルとなり、この出力信号Ｅは第
６番目のクロツク信号Ａでシフトレジスタ14に記憶され
る。番地カウンタ４は第６番目のクロツク信号Ａが入力
されるとキヤリー信号Ｉが出力されるので、シフトレジ
スタ14の内容はラツチ回路15にラツチされる。このとき
シフトレジスタ14からラツチ回路15にラツチされる内容
は、第０番地と第１番地がロウレベル、第２番地がハイ
レベルであり、第６番目のクロツク信号Ａの発生後はラ
ツチ回路15の第２番地の画素に対応する記録信号G2のみ
がハイレベルとなる。ラツチ回路17は第０番ブロツクを
選択するフロツクアドレスをラツチしたままであるの
で、第６番目のクロツク信号Ａの発生後の所定時間通電
は、第１図に示す発熱記録ヘツド３では発熱抵抗体3cの
みとなる。スレツシユホールドレベル発生カウンタ12は
番地カウンタ４の第２番目のキヤリー信号Ｉを入力する
とキヤリー信号Ｊを出力してスレツユホールド信号Ｄは
“0"に戻る。ブロツクカウンタ５はこのキヤリー信号Ｊ
でインクリメントされてブロツクアドレスを第１番ブロ
ツクとする。
これによりラインメモリ２に対する読み出しアドレスＢ
は第３番地（第１ブロツクの第１番地）となり、以下前
記と同様に第３番地〜第５番地の階調情報信号Ｃを読み
出してシフトレジスタ14に記憶する。そしてこの第１ブ
ロツクの第１回目の読み出しが完了するときに番地カウ
ンタ４から出力されるキヤリー信号Ｉによつてラツチ回
路17は第１番ブロツクアドレスをラツチし、第１番ブロ
ツクの発熱抵抗体3d〜3fに対する所定時間通電制御に切
り替わる。従つてこの時点まで第０番ブロツクにおける
第２番地の発熱抵抗体3cに対する通電が継続される。
は第３番地（第１ブロツクの第１番地）となり、以下前
記と同様に第３番地〜第５番地の階調情報信号Ｃを読み
出してシフトレジスタ14に記憶する。そしてこの第１ブ
ロツクの第１回目の読み出しが完了するときに番地カウ
ンタ４から出力されるキヤリー信号Ｉによつてラツチ回
路17は第１番ブロツクアドレスをラツチし、第１番ブロ
ツクの発熱抵抗体3d〜3fに対する所定時間通電制御に切
り替わる。従つてこの時点まで第０番ブロツクにおける
第２番地の発熱抵抗体3cに対する通電が継続される。
そして最終ブロツクに対する最後の所定時間通電制御終
了後にブロツクカウンタ５からキヤリー信号を出力さ
せ、これをインバータ18で反転してストツプ信号Ｍとし
てフリツプフロツプ16をリセツトし、またカウンタ4,5,
12の機能を停止させる。
了後にブロツクカウンタ５からキヤリー信号を出力さ
せ、これをインバータ18で反転してストツプ信号Ｍとし
てフリツプフロツプ16をリセツトし、またカウンタ4,5,
12の機能を停止させる。
以上のような発熱抵抗体への通電制御によれば、第０番
地の画素に対応する発熱抵抗体に対する通電時間幅は
“0"、第１番地の画素に対応する発熱抵抗体に対する通
電時間幅は“1"、第２番地の画素に対応する発熱抵抗体
に対する通電時間幅は“2"となり、先に仮定した記録す
べき画素の記録濃度に対応した通電時間幅を得ることが
できる。
地の画素に対応する発熱抵抗体に対する通電時間幅は
“0"、第１番地の画素に対応する発熱抵抗体に対する通
電時間幅は“1"、第２番地の画素に対応する発熱抵抗体
に対する通電時間幅は“2"となり、先に仮定した記録す
べき画素の記録濃度に対応した通電時間幅を得ることが
できる。
第１図に示す従来装置と第２図に示す本発明になる装置
の構成を比較してみると、特に従来装置では発熱記録ヘ
ツドの各発熱抵抗体毎にタイマ用カウンタを必要とした
が本発明装置ではこれが不要であり、また従来は記録濃
度の階調数を増加させるとそれを２進数化したときの桁
数に比例した数のシフトレジスタを必要としたが本発明
装置ではスレツシユホールドレベル発生カウンタの桁数
増加で済むので相応して構成が簡単になる。
の構成を比較してみると、特に従来装置では発熱記録ヘ
ツドの各発熱抵抗体毎にタイマ用カウンタを必要とした
が本発明装置ではこれが不要であり、また従来は記録濃
度の階調数を増加させるとそれを２進数化したときの桁
数に比例した数のシフトレジスタを必要としたが本発明
装置ではスレツシユホールドレベル発生カウンタの桁数
増加で済むので相応して構成が簡単になる。
以上のように本発明は、記録すべき画素の記録濃度を階
調情報として記憶する記憶回路と、階調情報を記憶回路
から読み出す読み出し手段と、ブロック内の発熱抵抗体
に対応する画素の階調情報の読み出し動作を、階調レベ
ルを更新しながら階調段数に相当する複数回数繰り返す
手段と、階調情報と階調レベルとを比較し、２進数化し
た信号を発熱抵抗体への通電を制御する通電情報として
複数回数発生させる通電情報発生手段と、発生させた通
電情報を複数の画素分入力して並列信号に変換し、複数
の発熱抵抗体の各々への通電情報として並列に出力する
シフトレジスタと、シフトレジスタから出力される並列
信号を入力して記憶し、並列信号を複数の発熱抵抗体へ
の通電情報として出力するラッチ回路と、複数のブロッ
クの中の特定のブロックを選択する第２の駆動回路と、
選択されたブロック内の発熱抵抗体を通電駆動する第１
の駆動回路とを設け、発熱抵抗体への通電時間制御を、
所定の記録画素に対して、階調レベルを更新しながら複
数回数繰り返すことにとり、複数回数の通電時間の和で
各発熱抵抗体の発熱量を制御するようにしたので、簡単
な回路構成で階調性のある発熱記録を実現できる効果が
ある。
調情報として記憶する記憶回路と、階調情報を記憶回路
から読み出す読み出し手段と、ブロック内の発熱抵抗体
に対応する画素の階調情報の読み出し動作を、階調レベ
ルを更新しながら階調段数に相当する複数回数繰り返す
手段と、階調情報と階調レベルとを比較し、２進数化し
た信号を発熱抵抗体への通電を制御する通電情報として
複数回数発生させる通電情報発生手段と、発生させた通
電情報を複数の画素分入力して並列信号に変換し、複数
の発熱抵抗体の各々への通電情報として並列に出力する
シフトレジスタと、シフトレジスタから出力される並列
信号を入力して記憶し、並列信号を複数の発熱抵抗体へ
の通電情報として出力するラッチ回路と、複数のブロッ
クの中の特定のブロックを選択する第２の駆動回路と、
選択されたブロック内の発熱抵抗体を通電駆動する第１
の駆動回路とを設け、発熱抵抗体への通電時間制御を、
所定の記録画素に対して、階調レベルを更新しながら複
数回数繰り返すことにとり、複数回数の通電時間の和で
各発熱抵抗体の発熱量を制御するようにしたので、簡単
な回路構成で階調性のある発熱記録を実現できる効果が
ある。
第１図は従来の発熱記録装置のブロツク図、第２図は本
発明になる発熱記録装置のブロツク図、第３図はその動
作タイミングチヤートである。 ２……ラインメモリ、３……発熱記録ヘツド、４……番
地カウンタ、５……ブロツクカウンタ、８……番地スイ
ツチ、12……スレツシユホールドレベル発生カウンタ、
13……比較器、14……シフトレジスタ。
発明になる発熱記録装置のブロツク図、第３図はその動
作タイミングチヤートである。 ２……ラインメモリ、３……発熱記録ヘツド、４……番
地カウンタ、５……ブロツクカウンタ、８……番地スイ
ツチ、12……スレツシユホールドレベル発生カウンタ、
13……比較器、14……シフトレジスタ。
Claims (1)
- 【請求項１】複数の発熱抵抗体の集合であるブロックを
複数有する発熱記録ヘッドを備え、記録すべき複数の画
素の階調情報に従って前記複数の画素の各々に対応する
前記複数の発熱抵抗体の各々への通電時間を制御して発
熱させ、この発熱を利用して記録する発熱記録装置にお
いて、 記録すべき画素の記録濃度を階調情報として記憶する記
憶回路と、 前記記憶回路に読み出しアドレスを出力して、前記階調
情報を前記記憶回路から読み出す読み出し手段と、 前記ブロック内の発熱抵抗体に対応する画素の前記階調
情報の読み出し動作を、階調レベルを更新しながら階調
段数に相当する複数回数繰り返す手段と、 前記階調情報と前記階調レベルとを比較し、２進数化し
た信号を前記発熱抵抗体への通電を制御する通電情報と
して前記複数回数発生させる通電情報発生手段と、 前記発生させた通電情報を複数の画素分入力して並列信
号に変換し、前記複数の画素の各々に対応する前記複数
の発熱抵抗体の各々への通電情報として並列に出力する
シフトレジスタと、 前記シフトレジスタから出力される前記並列信号を入力
して記憶し、前記並列信号を前記複数の発熱抵抗体への
通電情報として出力するラッチ回路と、 前記複数のブロックの中の特定のブロックを選択する第
２の駆動回路と、 前記ラッチ回路からの前記並列信号に対応する前記選択
されたブロック内の発熱抵抗体を通電駆動する第１の駆
動回路と、 を備えたことを特徴とする発熱記録装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075426A JPH0779408B2 (ja) | 1982-05-07 | 1982-05-07 | 発熱記録装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57075426A JPH0779408B2 (ja) | 1982-05-07 | 1982-05-07 | 発熱記録装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58194460A JPS58194460A (ja) | 1983-11-12 |
| JPH0779408B2 true JPH0779408B2 (ja) | 1995-08-23 |
Family
ID=13575865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57075426A Expired - Lifetime JPH0779408B2 (ja) | 1982-05-07 | 1982-05-07 | 発熱記録装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0779408B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6238078A (ja) * | 1985-08-12 | 1987-02-19 | Nippon Telegr & Teleph Corp <Ntt> | パルス幅変換機能を具備する記録ヘツド及び記録方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58117772A (ja) * | 1981-12-30 | 1983-07-13 | Sony Corp | 階調画像プリント装置 |
-
1982
- 1982-05-07 JP JP57075426A patent/JPH0779408B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58194460A (ja) | 1983-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4368491A (en) | Driving equipment for multi-gradation level reproduction | |
| US4071849A (en) | System for printing images having a half tone | |
| JPS6374664A (ja) | 感熱ヘツドの駆動回路 | |
| JPS6342470B2 (ja) | ||
| JPH0779408B2 (ja) | 発熱記録装置 | |
| US5276270A (en) | Solenoid drive system for an automatic performing apparatus | |
| JPS601975A (ja) | 階調記録装置 | |
| JPH0652497B2 (ja) | 信号記憶方法 | |
| JPS5855250A (ja) | 多階調記録装置 | |
| JPH0132701B2 (ja) | ||
| JP3102754B2 (ja) | 情報利用回路 | |
| JPS614367A (ja) | サ−マル記録装置 | |
| JP3160331B2 (ja) | パルス幅変調装置 | |
| JPS6147025B2 (ja) | ||
| JP2810490B2 (ja) | 熱転写型プリンタの発熱パルス作成方法 | |
| JPS6347634B2 (ja) | ||
| JP2632303B2 (ja) | サーマルヘッド用並直変換装置 | |
| JPS6027561A (ja) | 感熱記録式レコ−ダの駆動回路 | |
| JPH0312530Y2 (ja) | ||
| JPH0617194Y2 (ja) | エンベロープ発生装置 | |
| JPH08237084A (ja) | タイミング信号発生回路 | |
| JPS5967417A (ja) | 波形記録装置 | |
| JPH06188635A (ja) | 任意波形発生装置 | |
| JPS6130774B2 (ja) | ||
| JPH0510866B2 (ja) |