JPS63133694A - 厚膜回路形成における回路不良検出方法 - Google Patents
厚膜回路形成における回路不良検出方法Info
- Publication number
- JPS63133694A JPS63133694A JP61281542A JP28154286A JPS63133694A JP S63133694 A JPS63133694 A JP S63133694A JP 61281542 A JP61281542 A JP 61281542A JP 28154286 A JP28154286 A JP 28154286A JP S63133694 A JPS63133694 A JP S63133694A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- circuit
- film circuit
- substrate
- nozzle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Tests Of Electronic Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
産業上の利用分野
この発明は、液体状の各種の回路形成材料によって、基
板上に任意形状の塗膜を積層して電気回路を形成する際
にセラミック基板の装着ミスや不良基板を検出する厚膜
回路形成における回路不良検出方法に関する。 灸未皮権 一般に、厚膜回路形成装置によって製造される電気回路
は、ノズルから吐出される回路形成材料の種類によって
導電体、抵抗体、非導電体等の種々の形状の厚膜が形成
され、これらの各膜層が積層されて回路を構成していた
。 第６図は、従来の厚膜回路形成装置の斜視図で、装置の
フレーム１に支持部材２が固着され、この支持部材２の
上部にモータ３がモータ保持部材４により保持されてい
る。このモータ３の回転軸はカップリング５を介してベ
アリングを収納したベアリング受け６によって支持され
たボールネジ７に接続され、このボールネジ７はノズル
保持部材８に嵌合されている。また、ノズル保持部材８
はリニアスライド９によって支持部材２に対して上下に
摺動できるように構成されている。このノズル保持部材
８にはノズルｌＯが設けられ、このノズル１０のノズル
端１１から例えばセラミック基板１２上に厚膜回路用塗
料１３が吐出され、さらに、セラミック基板１２はＸＹ
方向に駆動されるテーブル装置１４上に載置される。ま
た支持部材２に固定された保持具１５にノズル１０と並
置してレーザを利用した基板の高さ測定器１６が設けら
れている。 また、第７図は第６図の厚膜回路形成装置を駆動する装
置のブロック図で、読み書きメモリＲＡＭ１８を持つ中
央処理装置ＣＰｕｔ７に制御されるノズル１０を保持す
る昇降機構Ａ（垂直方向に昇降するノズル保持部材８．
ボールネジ７およびリニアスライド９を持つ支持部材２
薯により構成される）、テーブル装置１４、高さセンサ
１６が接続されている。 この厚膜回路形成装置では、高さ測定器１６によってセ
ラミック基板１２の富さく基板表面の凹凸）を測定しな
がら、ノズル１０のノズル端１１からセラミック基板１
２上に厚膜回路用塗料１３が吐出され、厚膜回路が形成
される。この厚膜回路形成装置で高さ測定器１６が使用
される理由は、ノズル１０から吐出された厚膜回路用塗
料１３が正確な厚さを維持することを必要とするからで
ある。つまり、通常は導体、絶縁体、抵抗体などのこれ
ら厚膜塗料は、乾燥後、８００℃〜１０００℃で加熱さ
れる「焼成」という工程を通った後、正確な電気特性を
要求されるからである。従って、厚膜にばらつきがある
と。 導体においては導体抵抗の増大が生じ、抵抗体において
は抵抗値の変化が生じ、さらに絶縁体においては絶縁不
完全という不具合を生ずるからである。特に、導体パタ
ーンの上に絶縁体を塗布し。 さらにその上に導体パターンが塗布される。いわゆるク
ロスオーバーと呼ばれる回路形態については、特に導体
パターンの間に挟まれる絶縁体の厚み確保は上下導体の
短絡防止のために重要である。 このようなりロスオーバーパターンを第６図及び第７図
に示す装置で形成する場合には、次のような手順を必要
とする（第８図のフローチャート参照）。 １、まず、セラミック基板１２の絶縁体塗料を塗布しよ
うとする経路に沿って高さ測定器１６で高さを検出し、
中央処理装置ＣＰＵ１７の読み書きメモリＲＡＭ１８に
格納する。 ２、この格納された高さ情報をもとに、ノズルＩＯのノ
ズル端１１と絶縁体厚膜回路用塗料１３を塗布しようと
するセラミック基板１２の面との距離をモータ３を回転
して常に一定になるように制御しながらテーブル装置１
４を移動する。 このようにすることにより、途中に導体パターンがあっ
ても、一定の厚さに絶縁体厚膜回路用塗料１３を塗布し
て絶縁体を形成することができ、さらに、その上の導体
については、厚膜回路用塗料１３を焼成後、上記１，２
の動作を行なえばよい。 発明が解決しようとする問題点 しかしながら、このように構成した従来の厚膜回路形成
方法では、実際にあるパターンを検知するため１例えば
セラミック基板１２のセット方向を９０’もしくは１８
０°間違えてセットした場合や。 表裏間違えてセットした場合、さらに基
板上に任意形状の塗膜を積層して電気回路を形成する際
にセラミック基板の装着ミスや不良基板を検出する厚膜
回路形成における回路不良検出方法に関する。 灸未皮権 一般に、厚膜回路形成装置によって製造される電気回路
は、ノズルから吐出される回路形成材料の種類によって
導電体、抵抗体、非導電体等の種々の形状の厚膜が形成
され、これらの各膜層が積層されて回路を構成していた
。 第６図は、従来の厚膜回路形成装置の斜視図で、装置の
フレーム１に支持部材２が固着され、この支持部材２の
上部にモータ３がモータ保持部材４により保持されてい
る。このモータ３の回転軸はカップリング５を介してベ
アリングを収納したベアリング受け６によって支持され
たボールネジ７に接続され、このボールネジ７はノズル
保持部材８に嵌合されている。また、ノズル保持部材８
はリニアスライド９によって支持部材２に対して上下に
摺動できるように構成されている。このノズル保持部材
８にはノズルｌＯが設けられ、このノズル１０のノズル
端１１から例えばセラミック基板１２上に厚膜回路用塗
料１３が吐出され、さらに、セラミック基板１２はＸＹ
方向に駆動されるテーブル装置１４上に載置される。ま
た支持部材２に固定された保持具１５にノズル１０と並
置してレーザを利用した基板の高さ測定器１６が設けら
れている。 また、第７図は第６図の厚膜回路形成装置を駆動する装
置のブロック図で、読み書きメモリＲＡＭ１８を持つ中
央処理装置ＣＰｕｔ７に制御されるノズル１０を保持す
る昇降機構Ａ（垂直方向に昇降するノズル保持部材８．
ボールネジ７およびリニアスライド９を持つ支持部材２
薯により構成される）、テーブル装置１４、高さセンサ
１６が接続されている。 この厚膜回路形成装置では、高さ測定器１６によってセ
ラミック基板１２の富さく基板表面の凹凸）を測定しな
がら、ノズル１０のノズル端１１からセラミック基板１
２上に厚膜回路用塗料１３が吐出され、厚膜回路が形成
される。この厚膜回路形成装置で高さ測定器１６が使用
される理由は、ノズル１０から吐出された厚膜回路用塗
料１３が正確な厚さを維持することを必要とするからで
ある。つまり、通常は導体、絶縁体、抵抗体などのこれ
ら厚膜塗料は、乾燥後、８００℃〜１０００℃で加熱さ
れる「焼成」という工程を通った後、正確な電気特性を
要求されるからである。従って、厚膜にばらつきがある
と。 導体においては導体抵抗の増大が生じ、抵抗体において
は抵抗値の変化が生じ、さらに絶縁体においては絶縁不
完全という不具合を生ずるからである。特に、導体パタ
ーンの上に絶縁体を塗布し。 さらにその上に導体パターンが塗布される。いわゆるク
ロスオーバーと呼ばれる回路形態については、特に導体
パターンの間に挟まれる絶縁体の厚み確保は上下導体の
短絡防止のために重要である。 このようなりロスオーバーパターンを第６図及び第７図
に示す装置で形成する場合には、次のような手順を必要
とする（第８図のフローチャート参照）。 １、まず、セラミック基板１２の絶縁体塗料を塗布しよ
うとする経路に沿って高さ測定器１６で高さを検出し、
中央処理装置ＣＰＵ１７の読み書きメモリＲＡＭ１８に
格納する。 ２、この格納された高さ情報をもとに、ノズルＩＯのノ
ズル端１１と絶縁体厚膜回路用塗料１３を塗布しようと
するセラミック基板１２の面との距離をモータ３を回転
して常に一定になるように制御しながらテーブル装置１
４を移動する。 このようにすることにより、途中に導体パターンがあっ
ても、一定の厚さに絶縁体厚膜回路用塗料１３を塗布し
て絶縁体を形成することができ、さらに、その上の導体
については、厚膜回路用塗料１３を焼成後、上記１，２
の動作を行なえばよい。 発明が解決しようとする問題点 しかしながら、このように構成した従来の厚膜回路形成
方法では、実際にあるパターンを検知するため１例えば
セラミック基板１２のセット方向を９０’もしくは１８
０°間違えてセットした場合や。 表裏間違えてセットした場合、さらに基
【（＋！位置に
正しくセットされずにズしている場合等にも、その状態
での高さ情報を検知し、描画を行ってしまう。また、１
枚のセラミック鎖板１２上に複数の同一パターンがある
ような基板について、そのうちの１つ乃至数箇がパター
ン抜けやパターンかすれといった問題を起こすことがあ
るが、その場合もそのパターンについては描画を行って
しまう。つまり１以上のように結果的に使用不能となる
基板もしくは基板上の１部のパターンについて１時間と
高価な厚膜塗料を無駄にすることになるという問題があ
った。 、ｒＪ慨を解決するための手段 本発明は、上記問題点を解決するために、混成回路を製
造するために用いられる厚膜回路用塗料を吐出するノズ
ルと、該ノズルを上下方向に駆動する機構と、厚膜回路
用塗料を塗布される基板をＸＹ方向に駆動する機構と、
該基板の表面の凹凸状態を検知する機構とを有する厚膜
回路形成装置において、既に描画されたパターンの基準
データを予め読み書きメモリＲＡＭに格納しておき、上
記高さ測定器で上記基板の高さ測定をしたデータを上記
ＲＡＭ上の基準データと比較を行うことを特徴とする。 作置 本発明によれば、既に描画されたパターンの基準位置デ
ータを読み書きメモリＲＡＭ上に格納しておき、実際に
高さ測定器で測定したデータと比較演算することにより
、基板の装着ミスや、基板の不良の検出が可能となり、
不良基板の低減、厚膜塗料の節約、製造時間の短縮等を
はかることができる。 去】１乳 第１図は１本発明の実施例の厚膜回路形成における回路
不良検出方法を説明するための図で、１２はセラミック
基板、１４はテーブル装置（９４＄テーブルという）で
あり、これらの構成は上記第６図の従来例のものと同じ
であるので説明は省略するが、本実施例では、実際には
テーブル１４上に一点鎖線（基準位置）１９に示したよ
うにセラミック基板１２を装着しなければならないのに
対して。 実線のパターン２０に示したようにセラミック基板１２
を間違ってテーブル１４に装着した場合にそれを検出し
ようとするものである。 第２図は、上記回路不良検出方法を実施するためのフロ
ーチャートで、まず第６図及び第７図に示した装置がス
タートすると、初期設定が行われ、テーブル１４は予め
決められた位置に移動する（ステップ１）。次に、操作
者によって第７図のホストコンピュータ１７より、既に
基板１２上に描画されたパターン２０の基準位置１９が
読み書きメモリＲＡＭ１ｓ内に入力される（ステップ２
）。また、第３図に示したように、テーブル１４に装着
された１枚のセラミック基板１２上に複数の同一パター
ン２１ａ、２１ｂ、・・・があるような基板については
、まず第１のパターン２１ａのデータが読み書きメモリ
ＲＡＭ１８内に入力される。次に、これから描画しよう
とするパターン２１ａの始点２２に高さ検出器１６の検
出端がくるようにテーブル１４をＸＹ方向に移動する（
ステップ３）。ここで、始点の高さデータを高さ検出器
１６より入力しくステップ４）、その位置にすでに描か
れたパターンがあるかどうか、読み書きメモリＲＡＭよ
りデータ入力を行なう（ステップ５）。この高さデータ
が既にライン上にあるものかどうかを読み書きメモリＲ
ＡＭ１８上のデータで判定した後（ステップ６）、これ
から描画しようとするパターンに沿って１次の高さデー
タ測定点へ高さ検出器１６がくるようにテーブル１４を
ＸＹ方向に移動する（ステップ７ａ、７ｂ）。ここで、
新たに高さデータを中央処理装置ＣＰＵ１７に入力しく
ステップ８ａ、ｓｂ）、また入力された高さデータが前
回の高さデータに比べて差があるかどうかを判定する（
ステップ９ａ、ステップ９ｂ）。この差とは、セラミッ
ク基板１２の反りによって生じる差より明らかに大きい
ものを示すことは言うまでもない。次に、その点におけ
る既に描かれたパターンの有無を読み書きメモリＲＡＭ
１８上のデータより読み出しくステップ１０ａ〜１０ｄ
）、その差の有無が既に描かれたパターンの状態に対し
て正しいかどうか判断しく１１ａ〜１１ｄ）、正しけれ
ば、この高さデータを読み書きメモリＲＡＭ１８に格納
する（ステップ１２）。まだ高さ測定すべきポイントが
あれば、ステップ６からステップ１２を繰り返しくステ
ップ１３）、終了すれば、読み書きメモリＲＡＭ１ｇの
高さ情報に基づいてノズル１０を上下動させなから厚膜
塗料で描画を行なう（ステップ１４）。未だ他に描画す
べきパターンがある場合には、ステップ３からステップ
１４を繰り返しくステップ１５）。無ければ。 同一基板上に他のパターン、即ち第３図におけるパター
ン２１ｂ、・・・があるかどうかを調べ、ある場合には
、ステップ２からステップ１５を繰り返す（ステップ１
６）。無ければ、一連の動作を終了する。 また、ステップｌｌａ〜ｌｉｄにおいて、高さデータの
差のあり方が読み書きメモリＲＡＭ１ｇ上に格納された
、本来あるべき状態と異なっていた場合は、操作者に対
し、エラーメツセージ（ブザー、ＬＥＤ等の表示手段）
を発し、動作を終了する（ステップ１７）。 次に、第４図のフローチャートについて説明する。この
フローチャートにおいて、ステップ１〜ステツプ１６ま
では第２図のものと同じであるが、第２図のステップ１
７の代りに、第３図のセラミック基板１２の点２３ａ、
２３ｂ、・・・に示すように予め操作者によって設定さ
れたセラミック基板１２の各々のパターン２１ａ、 ２
１ｂ、・・・の不良を示すマーカー位置（以下パターン
エラーマーク）へノズル１０がくるようにテーブル１４
を駆動しくステップ１８）、同じく操作者によって設定
されるか、もしくは読み書きメモリＲＡＭ１８上に格納
されたエラーマークを基板上にノズル１０から厚膜回路
用塗料を吐出することによって描画を行い（ステップ１
９）、そのパターン群（例えばパターン２１ａ）が不良
であることを明示し、ステップ１６ヘジヤンプする点が
異なっている。 第５図に示すフローチャートは、第４図のフローチャー
トに対してさらにステップ２とステップ３の間に、まず
パターンエラーマークのあるべ色位置（例えば第３図の
点２３ａ、 ２３ｂ、・・・）へ高さ検出器１６の検出
端がくるようにテーブル１４をＸＹ方向に移動しくステ
ップ２０）、もしパターンエラーマークが高さ検出器１
６で認識できれば、ステップ１６ヘジヤンプし、認識で
きなければ、ステップ３へ進むようにしたものである。 このように５本実施例では、既に描画されたパターンの
基準位置データを読み書きメモリＲＡＭ１ｇ上に格納し
ておき、実際に高さ測定器１６で測定したデータと比較
演算することにより、セラミック基板１２の装着ミスや
、最初から不良品であるセラミンク基板の基板不良が検
出可能になり、製品不良の低減、厚膜塗料の節約、製造
時間の短縮をはかることができる。 又１！豪Ｌ」 以上の説明から明らかなように、本発明は、既に描画さ
れたパターンの基準位置データを読み書きメモリＲＡＭ
上に格納しておき、実際に高さ測定器で測定したデータ
と比較演算することにより、基板の装着ミスや、もとも
との基板不良の検出が可能となり、不良基板の低減、厚
膜塗料の節約、製造時間の短縮等をはかることができる
という利点がある。
正しくセットされずにズしている場合等にも、その状態
での高さ情報を検知し、描画を行ってしまう。また、１
枚のセラミック鎖板１２上に複数の同一パターンがある
ような基板について、そのうちの１つ乃至数箇がパター
ン抜けやパターンかすれといった問題を起こすことがあ
るが、その場合もそのパターンについては描画を行って
しまう。つまり１以上のように結果的に使用不能となる
基板もしくは基板上の１部のパターンについて１時間と
高価な厚膜塗料を無駄にすることになるという問題があ
った。 、ｒＪ慨を解決するための手段 本発明は、上記問題点を解決するために、混成回路を製
造するために用いられる厚膜回路用塗料を吐出するノズ
ルと、該ノズルを上下方向に駆動する機構と、厚膜回路
用塗料を塗布される基板をＸＹ方向に駆動する機構と、
該基板の表面の凹凸状態を検知する機構とを有する厚膜
回路形成装置において、既に描画されたパターンの基準
データを予め読み書きメモリＲＡＭに格納しておき、上
記高さ測定器で上記基板の高さ測定をしたデータを上記
ＲＡＭ上の基準データと比較を行うことを特徴とする。 作置 本発明によれば、既に描画されたパターンの基準位置デ
ータを読み書きメモリＲＡＭ上に格納しておき、実際に
高さ測定器で測定したデータと比較演算することにより
、基板の装着ミスや、基板の不良の検出が可能となり、
不良基板の低減、厚膜塗料の節約、製造時間の短縮等を
はかることができる。 去】１乳 第１図は１本発明の実施例の厚膜回路形成における回路
不良検出方法を説明するための図で、１２はセラミック
基板、１４はテーブル装置（９４＄テーブルという）で
あり、これらの構成は上記第６図の従来例のものと同じ
であるので説明は省略するが、本実施例では、実際には
テーブル１４上に一点鎖線（基準位置）１９に示したよ
うにセラミック基板１２を装着しなければならないのに
対して。 実線のパターン２０に示したようにセラミック基板１２
を間違ってテーブル１４に装着した場合にそれを検出し
ようとするものである。 第２図は、上記回路不良検出方法を実施するためのフロ
ーチャートで、まず第６図及び第７図に示した装置がス
タートすると、初期設定が行われ、テーブル１４は予め
決められた位置に移動する（ステップ１）。次に、操作
者によって第７図のホストコンピュータ１７より、既に
基板１２上に描画されたパターン２０の基準位置１９が
読み書きメモリＲＡＭ１ｓ内に入力される（ステップ２
）。また、第３図に示したように、テーブル１４に装着
された１枚のセラミック基板１２上に複数の同一パター
ン２１ａ、２１ｂ、・・・があるような基板については
、まず第１のパターン２１ａのデータが読み書きメモリ
ＲＡＭ１８内に入力される。次に、これから描画しよう
とするパターン２１ａの始点２２に高さ検出器１６の検
出端がくるようにテーブル１４をＸＹ方向に移動する（
ステップ３）。ここで、始点の高さデータを高さ検出器
１６より入力しくステップ４）、その位置にすでに描か
れたパターンがあるかどうか、読み書きメモリＲＡＭよ
りデータ入力を行なう（ステップ５）。この高さデータ
が既にライン上にあるものかどうかを読み書きメモリＲ
ＡＭ１８上のデータで判定した後（ステップ６）、これ
から描画しようとするパターンに沿って１次の高さデー
タ測定点へ高さ検出器１６がくるようにテーブル１４を
ＸＹ方向に移動する（ステップ７ａ、７ｂ）。ここで、
新たに高さデータを中央処理装置ＣＰＵ１７に入力しく
ステップ８ａ、ｓｂ）、また入力された高さデータが前
回の高さデータに比べて差があるかどうかを判定する（
ステップ９ａ、ステップ９ｂ）。この差とは、セラミッ
ク基板１２の反りによって生じる差より明らかに大きい
ものを示すことは言うまでもない。次に、その点におけ
る既に描かれたパターンの有無を読み書きメモリＲＡＭ
１８上のデータより読み出しくステップ１０ａ〜１０ｄ
）、その差の有無が既に描かれたパターンの状態に対し
て正しいかどうか判断しく１１ａ〜１１ｄ）、正しけれ
ば、この高さデータを読み書きメモリＲＡＭ１８に格納
する（ステップ１２）。まだ高さ測定すべきポイントが
あれば、ステップ６からステップ１２を繰り返しくステ
ップ１３）、終了すれば、読み書きメモリＲＡＭ１ｇの
高さ情報に基づいてノズル１０を上下動させなから厚膜
塗料で描画を行なう（ステップ１４）。未だ他に描画す
べきパターンがある場合には、ステップ３からステップ
１４を繰り返しくステップ１５）。無ければ。 同一基板上に他のパターン、即ち第３図におけるパター
ン２１ｂ、・・・があるかどうかを調べ、ある場合には
、ステップ２からステップ１５を繰り返す（ステップ１
６）。無ければ、一連の動作を終了する。 また、ステップｌｌａ〜ｌｉｄにおいて、高さデータの
差のあり方が読み書きメモリＲＡＭ１ｇ上に格納された
、本来あるべき状態と異なっていた場合は、操作者に対
し、エラーメツセージ（ブザー、ＬＥＤ等の表示手段）
を発し、動作を終了する（ステップ１７）。 次に、第４図のフローチャートについて説明する。この
フローチャートにおいて、ステップ１〜ステツプ１６ま
では第２図のものと同じであるが、第２図のステップ１
７の代りに、第３図のセラミック基板１２の点２３ａ、
２３ｂ、・・・に示すように予め操作者によって設定さ
れたセラミック基板１２の各々のパターン２１ａ、 ２
１ｂ、・・・の不良を示すマーカー位置（以下パターン
エラーマーク）へノズル１０がくるようにテーブル１４
を駆動しくステップ１８）、同じく操作者によって設定
されるか、もしくは読み書きメモリＲＡＭ１８上に格納
されたエラーマークを基板上にノズル１０から厚膜回路
用塗料を吐出することによって描画を行い（ステップ１
９）、そのパターン群（例えばパターン２１ａ）が不良
であることを明示し、ステップ１６ヘジヤンプする点が
異なっている。 第５図に示すフローチャートは、第４図のフローチャー
トに対してさらにステップ２とステップ３の間に、まず
パターンエラーマークのあるべ色位置（例えば第３図の
点２３ａ、 ２３ｂ、・・・）へ高さ検出器１６の検出
端がくるようにテーブル１４をＸＹ方向に移動しくステ
ップ２０）、もしパターンエラーマークが高さ検出器１
６で認識できれば、ステップ１６ヘジヤンプし、認識で
きなければ、ステップ３へ進むようにしたものである。 このように５本実施例では、既に描画されたパターンの
基準位置データを読み書きメモリＲＡＭ１ｇ上に格納し
ておき、実際に高さ測定器１６で測定したデータと比較
演算することにより、セラミック基板１２の装着ミスや
、最初から不良品であるセラミンク基板の基板不良が検
出可能になり、製品不良の低減、厚膜塗料の節約、製造
時間の短縮をはかることができる。 又１！豪Ｌ」 以上の説明から明らかなように、本発明は、既に描画さ
れたパターンの基準位置データを読み書きメモリＲＡＭ
上に格納しておき、実際に高さ測定器で測定したデータ
と比較演算することにより、基板の装着ミスや、もとも
との基板不良の検出が可能となり、不良基板の低減、厚
膜塗料の節約、製造時間の短縮等をはかることができる
という利点がある。
第１図は本発明の実施例の厚膜回路形成における回路不
良検出方法を説明するための図、第２図は厚膜回路形成
における回路不良検出方法を実施するためのフローチャ
ート、第３図は本発明の他の実施例の厚膜回路形成にお
ける回路不良検出方法を説明するための図、第４図は第
３図の厚膜回路形成における回路不良検出方法を実施す
るためのフローチャート、第５図は本発明のさらに他の
実施例の厚膜回路形成における回路不良検出方法膜回路
形成装置を制御する回路のブロック図、第８図は第６図
及び第７図の装置を動作するフロチャートである。 １・・・フレーム、２・・・支持部材、３・・・モータ
、４・・・モータ保持部材、５・・・カップリング、６
・・・ベアリング受け、７・・・ボールネジ、８・・・
ノズル保持部材、９・・・リニアスライド、１０・・・
ノズル、１１・・・ノズル端、１２・・・セラミック基
板、１３・・・厚膜回路用塗料、１４・・・テーブル装
置、１５・・・保持具、１６・・・高さ測定器、１７・
・・中央処理装置ＣＰＵ、１８・・・読み書きメモリＲ
ＡＭ、１９・・・パターン（娼陣ｆ）、。 出願人 東京重機工業株式会社 第７図 第８図
良検出方法を説明するための図、第２図は厚膜回路形成
における回路不良検出方法を実施するためのフローチャ
ート、第３図は本発明の他の実施例の厚膜回路形成にお
ける回路不良検出方法を説明するための図、第４図は第
３図の厚膜回路形成における回路不良検出方法を実施す
るためのフローチャート、第５図は本発明のさらに他の
実施例の厚膜回路形成における回路不良検出方法膜回路
形成装置を制御する回路のブロック図、第８図は第６図
及び第７図の装置を動作するフロチャートである。 １・・・フレーム、２・・・支持部材、３・・・モータ
、４・・・モータ保持部材、５・・・カップリング、６
・・・ベアリング受け、７・・・ボールネジ、８・・・
ノズル保持部材、９・・・リニアスライド、１０・・・
ノズル、１１・・・ノズル端、１２・・・セラミック基
板、１３・・・厚膜回路用塗料、１４・・・テーブル装
置、１５・・・保持具、１６・・・高さ測定器、１７・
・・中央処理装置ＣＰＵ、１８・・・読み書きメモリＲ
ＡＭ、１９・・・パターン（娼陣ｆ）、。 出願人 東京重機工業株式会社 第７図 第８図
Claims (4)
- （１）混成回路を製造するために用いられる厚膜回路用
塗料を吐出するノズルと、該ノズルを上下方向に駆動す
る機構と、厚膜回路用塗料を塗布される基板をＸＹ方向
に駆動する機構と、該基板の表面の凹凸状態を検知する
機構とを有する厚膜回路形成装置において、既に描画さ
れたパターンの基準データを予め読み書きメモリＲＡＭ
に格納しておき、上記高さ測定器で上記基板の高さ測定
をしたデータを上記ＲＡＭ上の基準データと比較を行う
ことを特徴とする厚膜回路形成における回路不良検出方
法。 - （２）上記比較の結果、基準データと測定したデータと
の間に違いがあった場合、エラー表示を行うことを特徴
とする特許請求の範囲第１項記載の厚膜回路形成におけ
る回路不良検出方法。 - （３）上記比較の結果、基準データと測定したデータと
の間に違いがあった場合、上記基板の予め設定された位
置にエラーを表示するマーキングを上記ノズルから厚膜
塗料を吐出して行うことを特徴とする特許請求の範囲第
１項記載の厚膜回路形成における回路不良検出方法。 - （４）上記基板の上記エラーを表示するマーキング位置
を、上記高さセンサで走査して上記厚膜塗料のマーキン
グを検出した場合、次の基板へジャンプすることを特徴
とする特許請求の範囲第３項記載の厚膜回路形成におけ
る回路不良検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61281542A JPS63133694A (ja) | 1986-11-26 | 1986-11-26 | 厚膜回路形成における回路不良検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61281542A JPS63133694A (ja) | 1986-11-26 | 1986-11-26 | 厚膜回路形成における回路不良検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63133694A true JPS63133694A (ja) | 1988-06-06 |
| JPH0368552B2 JPH0368552B2 (ja) | 1991-10-28 |
Family
ID=17640628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61281542A Granted JPS63133694A (ja) | 1986-11-26 | 1986-11-26 | 厚膜回路形成における回路不良検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63133694A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5969991A (ja) * | 1982-10-15 | 1984-04-20 | 松下電器産業株式会社 | 電子回路板の製造方法 |
| JPS59111387A (ja) * | 1982-12-16 | 1984-06-27 | 松下電器産業株式会社 | 厚膜回路パタ−ンの形成方法 |
| JPS59192945A (ja) * | 1983-04-15 | 1984-11-01 | Hitachi Ltd | 配線パターン欠陥検出方法及びその装置 |
-
1986
- 1986-11-26 JP JP61281542A patent/JPS63133694A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5969991A (ja) * | 1982-10-15 | 1984-04-20 | 松下電器産業株式会社 | 電子回路板の製造方法 |
| JPS59111387A (ja) * | 1982-12-16 | 1984-06-27 | 松下電器産業株式会社 | 厚膜回路パタ−ンの形成方法 |
| JPS59192945A (ja) * | 1983-04-15 | 1984-11-01 | Hitachi Ltd | 配線パターン欠陥検出方法及びその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0368552B2 (ja) | 1991-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5124931A (en) | Method of inspecting electric characteristics of wafers and apparatus therefor | |
| JPH1075092A (ja) | 実装装置及び方法 | |
| JP3619819B2 (ja) | 基板検査装置及び基板検査方法 | |
| US5659483A (en) | System and method for analyzing conductor formation processes | |
| JPH0368552B2 (ja) | ||
| JP7174555B2 (ja) | 基板検査装置、その位置合せ、及び基板検査方法 | |
| JPH0750730B2 (ja) | プロ−ブ装置 | |
| JPH0349422Y2 (ja) | ||
| JP2001315297A (ja) | スクリーン印刷装置およびスクリーン印刷方法 | |
| JP2575013B2 (ja) | 液晶表示体検査装置 | |
| CN212621184U (zh) | 一种低成本测试压机温度均匀性的装置 | |
| JP3056943B2 (ja) | セラミック基板の配線パターン検査方法 | |
| JPS59182516A (ja) | ウエハチツプのマ−キング装置 | |
| JPH02298095A (ja) | 直接描画装置における基板表面計測方法 | |
| JPH09113567A (ja) | プリント基板のパターンショート・オープン検査装置 | |
| JPH01242972A (ja) | パターンの短絡、断線検査装置 | |
| KR0139025B1 (ko) | 웨이퍼의 전기특성 검사 방법 및 그 장치 | |
| JPH08313857A (ja) | Ｌｃｄパネルの位置決め機構 | |
| JP2590329B2 (ja) | 検査装置 | |
| JPH02137347A (ja) | 位置合わせ方法 | |
| AU671461B2 (en) | Arrangement and process for the functional alignment of flat circuit units | |
| JP2575044B2 (ja) | プローブ装置 | |
| JPH01170864A (ja) | テープキャリヤの検査装置 | |
| JPS61250568A (ja) | プリント基板の端子位置検出方法 | |
| JPH0343591B2 (ja) |