JPS5970011A - デイジタルゲイン調整回路 - Google Patents
デイジタルゲイン調整回路Info
- Publication number
- JPS5970011A JPS5970011A JP18117782A JP18117782A JPS5970011A JP S5970011 A JPS5970011 A JP S5970011A JP 18117782 A JP18117782 A JP 18117782A JP 18117782 A JP18117782 A JP 18117782A JP S5970011 A JPS5970011 A JP S5970011A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- bit
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（へ）発明の技術分野
この発明は、複数の２［化ビットで現わされるディジタ
ル信号のゲイン調整回路に関し、特に、ビットシフト操
作によるディジタル乗算の原理を利用して映像信号のゲ
イン調整を行う際、上位ビットのオーバーフローに起因
して生ずる明暗関係のレベル反転を防止するようにした
新しいゲイン調整回路に関するものである。
ル信号のゲイン調整回路に関し、特に、ビットシフト操
作によるディジタル乗算の原理を利用して映像信号のゲ
イン調整を行う際、上位ビットのオーバーフローに起因
して生ずる明暗関係のレベル反転を防止するようにした
新しいゲイン調整回路に関するものである。
（至）発明の背景
最近、ＣＣＤ等の固体撮像装置で撮像した映像信号をデ
ィジタル化し、コンピュータを利用して各種の補正や解
析を高精度で行うようにしたディジタル画像処理の技術
が各方面で採用されつつある。この場合、アナログ映像
信号は例えば８ピツトのディジタル信号に変換されて処
理されるのであるが、画像が暗い場合にはディジタル信
号のゲインを増大してコントラストを高めるような調整
がなされる。
ィジタル化し、コンピュータを利用して各種の補正や解
析を高精度で行うようにしたディジタル画像処理の技術
が各方面で採用されつつある。この場合、アナログ映像
信号は例えば８ピツトのディジタル信号に変換されて処
理されるのであるが、画像が暗い場合にはディジタル信
号のゲインを増大してコントラストを高めるような調整
がなされる。
（（３） 従来技術と問題点
このようなディジタル信号のゲイン調整法としては、従
来ビットシフトによるディジタル乗算の手法を用いるの
が一般的である。これは出力ビツトラインに対する入力
ビツトフィンの接続関係を上位ビット側にシフトさせる
ものであるが、シフト量によっては被乗数としての入力
ビットの上位のビットが欠落して輝度反転を生ずる問題
があった。つまシピットシフト操作は、上位ビットを無
効と見なして切捨て、その分だけ中位および下位のビッ
トを桁上げして出力させるものであるため。
来ビットシフトによるディジタル乗算の手法を用いるの
が一般的である。これは出力ビツトラインに対する入力
ビツトフィンの接続関係を上位ビット側にシフトさせる
ものであるが、シフト量によっては被乗数としての入力
ビットの上位のビットが欠落して輝度反転を生ずる問題
があった。つまシピットシフト操作は、上位ビットを無
効と見なして切捨て、その分だけ中位および下位のビッ
トを桁上げして出力させるものであるため。
切捨てた上位ビットに有効ビットがあった場合には、被
乗数としての実際の映像信号は高輝度レベルを表わして
いるにもかかわらず、乗算結果として出力ビツＦライン
に出てくる信号は他の中位の映像信号の鎮よりも小さな
値となって現われることがあり、入力と出力の大小関係
を保つ上で大きな問題を生じるわけである。
乗数としての実際の映像信号は高輝度レベルを表わして
いるにもかかわらず、乗算結果として出力ビツＦライン
に出てくる信号は他の中位の映像信号の鎮よりも小さな
値となって現われることがあり、入力と出力の大小関係
を保つ上で大きな問題を生じるわけである。
口）発明の目的
この発明は、以上のような従来の状況から、ビットシフ
ト操作によるディジタル乗算を利用したゲイン調整に際
し、実際のディジタμλ力信号の大小関係に対して乗算
結果の大小関係が損なわれるのを防止するようにしたゲ
イン調整回路の提供を目的とするものであり、さらに具
体的には、上位ビットの欠落に伴なう映像信号出力のレ
ベル反転を防止して再生画像の品質向上を図ろうとする
ものである。
ト操作によるディジタル乗算を利用したゲイン調整に際
し、実際のディジタμλ力信号の大小関係に対して乗算
結果の大小関係が損なわれるのを防止するようにしたゲ
イン調整回路の提供を目的とするものであり、さらに具
体的には、上位ビットの欠落に伴なう映像信号出力のレ
ベル反転を防止して再生画像の品質向上を図ろうとする
ものである。
（ｅ） 発明の構成
簡単に述べるとこの発明は、以上のような目的を達成す
るために、複数ビットで現わされるディジタル信号の信
号伝達経路に、入力ビツトラインと出力ビツトフィンの
相互接続関係をシフトするゲイン調整用のビットシフト
回路を設けた構成において、前記ビットシフトの結果、
出力ビツトラインとの接続をはずれた上位の入力ビット
のオーバーフロー信号を検出する回路を設けるとともに
、該オーバーフロー信号の検出に応答して上記出力ビツ
トライン上のディジタル信号を特定値を現わすディジタ
ル信号に切換える信号選択回路を設けたことを特徴とす
るものである。
るために、複数ビットで現わされるディジタル信号の信
号伝達経路に、入力ビツトラインと出力ビツトフィンの
相互接続関係をシフトするゲイン調整用のビットシフト
回路を設けた構成において、前記ビットシフトの結果、
出力ビツトラインとの接続をはずれた上位の入力ビット
のオーバーフロー信号を検出する回路を設けるとともに
、該オーバーフロー信号の検出に応答して上記出力ビツ
トライン上のディジタル信号を特定値を現わすディジタ
ル信号に切換える信号選択回路を設けたことを特徴とす
るものである。
（ｆ）発明の実施例
以下この発明の好ましい実施例につき、図面を参照して
更に詳細に説明する。
更に詳細に説明する。
第１図はこの発明によるゲイン調整回路の１実施例を示
すブロック図であって、入力、出力ともに８ビツトの２
値化信号で輝度レベルを現わすようになっている。ビッ
トシフト回路３０は、ｂφ〜１）２８までの２４個の入
力側端子群と、Ｓφ〜Ｓ１５までの１６個の出力側端子
群をそなえてそれらの間の接続関係を相対的に８ビツト
分までシフトできるようになっている。このビットシフ
ト操作は、電子的なスイッチ動作で行うようにしても良
いが、図の場合は一方の端子群を他方の端子群に対して
手動でスライドさせる場合の構成を示している。
すブロック図であって、入力、出力ともに８ビツトの２
値化信号で輝度レベルを現わすようになっている。ビッ
トシフト回路３０は、ｂφ〜１）２８までの２４個の入
力側端子群と、Ｓφ〜Ｓ１５までの１６個の出力側端子
群をそなえてそれらの間の接続関係を相対的に８ビツト
分までシフトできるようになっている。このビットシフ
ト操作は、電子的なスイッチ動作で行うようにしても良
いが、図の場合は一方の端子群を他方の端子群に対して
手動でスライドさせる場合の構成を示している。
入力側端子群ｂφ〜ｂ２８の内、中央の８ビツト分の端
子ｂ８〜ｂ１５には８本の入力信号ラインエφ〜エフが
接続され、残シ上下各８ビット分ずつの空き端子ｂφ〜
ｂ７およびｂ１６〜ｂ２８は接地電位に接続されて論理
５０′を現わすようになっている。他方、出力側端子群
Ｓφ〜Ｓ１５の内、最初の８ビツト分の端子Ｓφ〜Ｓ７
には８本の出力信号ラインＮφ〜Ｎ７が接続され、残シ
８ビット分の端子８８〜Ｓ１５はオーバーフロー信号検
出回路としての論理和（ＯＲ）回路４０の入力に接続さ
れている。参照符号５０は、信号選択回路を示し、通常
は上記出力信号ラインＮφ〜Ｎ７上に現われる８ビツト
のディジタル信号Ｎをそのまま出力側の線路Ｖ上に通過
させるが、上記論理和回路４０の出力がゞｌ′となって
オーバーフロー信号Ｊが検出されると、出力ラインへの
データを切換えて最大値信号発生回路６０からの最大レ
ベ／Ｌ／を示す８ビツトのディジタル信号を最大値信号
ラインＭから出力ラインＶに伝えるように作用する。つ
まりこの信号選択回路５０は、オーバーフロー信号ズの
検出に応答して８ビツトの出力信号ラインＶをオー／ｌ
／ ’ ｌ ’にクランプする役目をなすわけであり、
このよう々回路機能はデータ七しジタと称する既存の集
積回路を用いて容易に達成することが可能である。
子ｂ８〜ｂ１５には８本の入力信号ラインエφ〜エフが
接続され、残シ上下各８ビット分ずつの空き端子ｂφ〜
ｂ７およびｂ１６〜ｂ２８は接地電位に接続されて論理
５０′を現わすようになっている。他方、出力側端子群
Ｓφ〜Ｓ１５の内、最初の８ビツト分の端子Ｓφ〜Ｓ７
には８本の出力信号ラインＮφ〜Ｎ７が接続され、残シ
８ビット分の端子８８〜Ｓ１５はオーバーフロー信号検
出回路としての論理和（ＯＲ）回路４０の入力に接続さ
れている。参照符号５０は、信号選択回路を示し、通常
は上記出力信号ラインＮφ〜Ｎ７上に現われる８ビツト
のディジタル信号Ｎをそのまま出力側の線路Ｖ上に通過
させるが、上記論理和回路４０の出力がゞｌ′となって
オーバーフロー信号Ｊが検出されると、出力ラインへの
データを切換えて最大値信号発生回路６０からの最大レ
ベ／Ｌ／を示す８ビツトのディジタル信号を最大値信号
ラインＭから出力ラインＶに伝えるように作用する。つ
まりこの信号選択回路５０は、オーバーフロー信号ズの
検出に応答して８ビツトの出力信号ラインＶをオー／ｌ
／ ’ ｌ ’にクランプする役目をなすわけであり、
このよう々回路機能はデータ七しジタと称する既存の集
積回路を用いて容易に達成することが可能である。
さて、この発明においては、上記のような回路構成を用
いてディジタル信号のゲイン調整をなすのであるが、今
、入力信号ラインエφ〜エフに与えられる信号が８ビツ
トの輝度分解能をもって輝度レベルを現わすディジタμ
映像信号であるとする。
いてディジタル信号のゲイン調整をなすのであるが、今
、入力信号ラインエφ〜エフに与えられる信号が８ビツ
トの輝度分解能をもって輝度レベルを現わすディジタμ
映像信号であるとする。
この場合、入力データの有効数字は常に８ビットあると
は限らず、対象物が暗いような場合には有効ビットが減
じたものとなる。そこで、このような有効ビットが８ビ
ツト以下の映像信号については、有効ビットを上位にシ
フトしてゲインを上げ、出力信号ラインの最上位ビット
が有効数字を持つようにして最適階調、最適コントラス
トの再生画像を得るように調整するわけである。また映
像信号がたとえ８ビツトの有効桁を有していても、低輝
度レベル部分の情報を明確に視覚化したい場合には、同
様にビットシフト操作をして高輝度部分の情報をカット
し、低輝度部分のコントラストを選択的に増大せしめて
表示するようゲイン調整するわけである。
は限らず、対象物が暗いような場合には有効ビットが減
じたものとなる。そこで、このような有効ビットが８ビ
ツト以下の映像信号については、有効ビットを上位にシ
フトしてゲインを上げ、出力信号ラインの最上位ビット
が有効数字を持つようにして最適階調、最適コントラス
トの再生画像を得るように調整するわけである。また映
像信号がたとえ８ビツトの有効桁を有していても、低輝
度レベル部分の情報を明確に視覚化したい場合には、同
様にビットシフト操作をして高輝度部分の情報をカット
し、低輝度部分のコントラストを選択的に増大せしめて
表示するようゲイン調整するわけである。
第１図の構成において、上記のようなゲイン調整は、ビ
ットシフト回路８０の入出力端子間接続をシフトするこ
とによって行われるもので、図の場合、入力ビツトライ
ンを２ビツト分上位にシフトして接続した関係（点線接
続関係）を示している。かくして出力ビツトラインの最
上位ビット端子Ｓ７には入力ビツトフィンの第５桁目の
端子１）１８が接続される関係となり、第５桁以下の各
入力ビツトラインもそれぞれ２ビツト分ずつシフトされ
る一方、出力ビツトラインの下位２ビット分の端子Ｓφ
、Ｓｌには接地端子１）６．１）７が接続されるので、
入力ビットフィンエφ〜エフからのディジタル映像信号
は下位６ビツト分（工φ〜工６）を２ビツト上位にシフ
トして４倍した形で出力ビットラインに現われることに
なる。つま９このビットシフト回路４０により、入力映
像信号を被乗数とし、ビットのシフト量を乗数としたデ
ィジタル乗算が実行され、その結果として最適階調の映
像信号が得られるのであるが、ここで、被乗数となる入
力映像信号の上位２桁（工６．エフ）を無効ビットとし
て切捨てるところに、最初に述べたような従来の問題が
ある。すなわち、入力映像信号の上位２桁が常に無効ビ
ットである場合には単純に２ビツトシフトしても何ら問
題ないが、これらの上位ビットが有効数字を持つ場合、
実際には被乗数たる入力映像信号はその時の最大有効桁
とみなしている数値よシも大きいのであるから出力には
最高の輝度レベルを示す信号を出すべきであるにもかか
わらず、６桁までの演算実行桁部の有効数字が小さいと
１乗算結果として出力ビツトラインＮφ〜Ｎ７に現われ
る輝度レベＩしは低いものとなり、ここに輝度レベルの
反転が生じて再生画像が不自然不正確なものとなるわけ
である。
ットシフト回路８０の入出力端子間接続をシフトするこ
とによって行われるもので、図の場合、入力ビツトライ
ンを２ビツト分上位にシフトして接続した関係（点線接
続関係）を示している。かくして出力ビツトラインの最
上位ビット端子Ｓ７には入力ビツトフィンの第５桁目の
端子１）１８が接続される関係となり、第５桁以下の各
入力ビツトラインもそれぞれ２ビツト分ずつシフトされ
る一方、出力ビツトラインの下位２ビット分の端子Ｓφ
、Ｓｌには接地端子１）６．１）７が接続されるので、
入力ビットフィンエφ〜エフからのディジタル映像信号
は下位６ビツト分（工φ〜工６）を２ビツト上位にシフ
トして４倍した形で出力ビットラインに現われることに
なる。つま９このビットシフト回路４０により、入力映
像信号を被乗数とし、ビットのシフト量を乗数としたデ
ィジタル乗算が実行され、その結果として最適階調の映
像信号が得られるのであるが、ここで、被乗数となる入
力映像信号の上位２桁（工６．エフ）を無効ビットとし
て切捨てるところに、最初に述べたような従来の問題が
ある。すなわち、入力映像信号の上位２桁が常に無効ビ
ットである場合には単純に２ビツトシフトしても何ら問
題ないが、これらの上位ビットが有効数字を持つ場合、
実際には被乗数たる入力映像信号はその時の最大有効桁
とみなしている数値よシも大きいのであるから出力には
最高の輝度レベルを示す信号を出すべきであるにもかか
わらず、６桁までの演算実行桁部の有効数字が小さいと
１乗算結果として出力ビツトラインＮφ〜Ｎ７に現われ
る輝度レベＩしは低いものとなり、ここに輝度レベルの
反転が生じて再生画像が不自然不正確なものとなるわけ
である。
然るにこの発明においては、上述のようなレベル反転を
防止すべく、ビットシフトに伴う上位ビットのオーバー
フロー信号を検出する論理和回路４０を設けている。従
って上述のごとく出力ビツトフィンとの接続をはずれた
上位２ピツトの入力ビットフィンエ６．エフのいずれか
に有効数字が現われ元場合、乗算結果のオーバーフロー
が論理和回路４０で検出されて、オーバーフロー信号ノ
が信号選択回路５０に与えられる。そして当該信号選択
回路５０では、その時の出力ビットフィンＮφ〜Ｎ７上
のディジタル信号の大きさにかかわらず、８ビツトの出
力ツイン■に最大輝度を現わすオー、、％ ｌ＃の信号
を与えるよう信号の切換えが行われる。かくして入力ビ
ツトフィンの上位ビットの有効信号がビットシフトの結
果欠落することがあっても、輝度レベルの反転現象が補
償されるので、再生画像に不自然な明暗反転を生ずるよ
うなことはない。
防止すべく、ビットシフトに伴う上位ビットのオーバー
フロー信号を検出する論理和回路４０を設けている。従
って上述のごとく出力ビツトフィンとの接続をはずれた
上位２ピツトの入力ビットフィンエ６．エフのいずれか
に有効数字が現われ元場合、乗算結果のオーバーフロー
が論理和回路４０で検出されて、オーバーフロー信号ノ
が信号選択回路５０に与えられる。そして当該信号選択
回路５０では、その時の出力ビットフィンＮφ〜Ｎ７上
のディジタル信号の大きさにかかわらず、８ビツトの出
力ツイン■に最大輝度を現わすオー、、％ ｌ＃の信号
を与えるよう信号の切換えが行われる。かくして入力ビ
ツトフィンの上位ビットの有効信号がビットシフトの結
果欠落することがあっても、輝度レベルの反転現象が補
償されるので、再生画像に不自然な明暗反転を生ずるよ
うなことはない。
なお、以上はこの発明をディジタル映像信号の輝度なら
びにコントラスト調整のためのゲイン調整に用いる場合
について説明したのであるが、ディジタ７し乗算を伴う
他のディジタル信号のゲイン調整に応用し得ることはい
うまでもない。またビットシフト回路３０は電子的論理
回路を組合せて容易に自動調整可能な構成にできるほか
、信号選択回路５０についても、イネイブル端子付８ス
テートのバッファ増幅器をビット対応に設けて、オーバ
ーフロー信号ノにより８ビツト出カラインＶ上のテ゛−
夕を容易に最大値にフラングすることが可能である。さ
らにまた、オーバーフロー信号検出時に出力ライン■に
与える信号は、必ずしも最大値を現わす必要はなく、回
路目的に応じて適宜特定の値に設定しておけば良い。
びにコントラスト調整のためのゲイン調整に用いる場合
について説明したのであるが、ディジタ７し乗算を伴う
他のディジタル信号のゲイン調整に応用し得ることはい
うまでもない。またビットシフト回路３０は電子的論理
回路を組合せて容易に自動調整可能な構成にできるほか
、信号選択回路５０についても、イネイブル端子付８ス
テートのバッファ増幅器をビット対応に設けて、オーバ
ーフロー信号ノにより８ビツト出カラインＶ上のテ゛−
夕を容易に最大値にフラングすることが可能である。さ
らにまた、オーバーフロー信号検出時に出力ライン■に
与える信号は、必ずしも最大値を現わす必要はなく、回
路目的に応じて適宜特定の値に設定しておけば良い。
（２）発明の効果
さて以上の説明から明らかなように、要するにこの発明
は、ビットシフト操作によるディジタル乗算の手法を利
用してゲイン調整をなす際、上位ビットのオーバーフロ
ー状級を検出して出力データを特定値にフラングすると
いう考え方を骨子とするものであり、入力信号の大小関
係を出力側に正しく伝達する上で大きな効果がある。そ
して特に本発明によれば、ディジタル化された映像信号
のゲイン調整をなすに当シ、輝度レベルの反転現象を防
止することができ、正確で異和感のない再生画像を得る
のにきわめて有利である。
は、ビットシフト操作によるディジタル乗算の手法を利
用してゲイン調整をなす際、上位ビットのオーバーフロ
ー状級を検出して出力データを特定値にフラングすると
いう考え方を骨子とするものであり、入力信号の大小関
係を出力側に正しく伝達する上で大きな効果がある。そ
して特に本発明によれば、ディジタル化された映像信号
のゲイン調整をなすに当シ、輝度レベルの反転現象を防
止することができ、正確で異和感のない再生画像を得る
のにきわめて有利である。
図はとの発明によるディジタルゲイン調整回路の、ｌ実
施例を示すブロック図である。 図において８０はビットシフト回路、４０はオーバーフ
ロー検出回路としての論理和回路、５０は信号選択回路
、６０は最大値信号発生回路、工φ〜エフは入力ビツト
ライン、Ｎφ〜Ｎ７は出力ビツトフィン、Ｍは最大値信
号ツイン、■は出力ラインを示す。
施例を示すブロック図である。 図において８０はビットシフト回路、４０はオーバーフ
ロー検出回路としての論理和回路、５０は信号選択回路
、６０は最大値信号発生回路、工φ〜エフは入力ビツト
ライン、Ｎφ〜Ｎ７は出力ビツトフィン、Ｍは最大値信
号ツイン、■は出力ラインを示す。
Claims (1)
- （１） 複数ビットで現わされるディジタル信号の信
号伝達経路に、入力ビツトラインと出力ビツトフィンの
相互接続関係をシフトするゲイン調整用のビットシフト
回路を設けた構成において、前記ビットシフトの結果、
出力ビツトラインとの接続をはずれた上位の入力ビット
ラインのオーバーフロー信号を検出する回路を設けると
ともに、該オーバーフロー信号の検出に応答して上記出
力ビツトフィン上のディジＪＩ／Ｉ／信号を特定値を現
わすディジタル信号に切換える信号選択回路を設けてな
ることを特徴とするディジタルゲイン調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18117782A JPS5970011A (ja) | 1982-10-14 | 1982-10-14 | デイジタルゲイン調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18117782A JPS5970011A (ja) | 1982-10-14 | 1982-10-14 | デイジタルゲイン調整回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5970011A true JPS5970011A (ja) | 1984-04-20 |
Family
ID=16096225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18117782A Pending JPS5970011A (ja) | 1982-10-14 | 1982-10-14 | デイジタルゲイン調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5970011A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117318A (en) * | 1979-03-02 | 1980-09-09 | Matsushita Electric Ind Co Ltd | Level converting device |
| JPS574609A (en) * | 1980-06-11 | 1982-01-11 | Matsushita Electric Ind Co Ltd | Digital mixing device |
| JPS57145415A (en) * | 1981-01-23 | 1982-09-08 | Philips Nv | Method and device for altering digital signal |
| JPS58150309A (ja) * | 1982-03-02 | 1983-09-07 | Matsushita Electric Ind Co Ltd | デイジタル振幅制御装置 |
-
1982
- 1982-10-14 JP JP18117782A patent/JPS5970011A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117318A (en) * | 1979-03-02 | 1980-09-09 | Matsushita Electric Ind Co Ltd | Level converting device |
| JPS574609A (en) * | 1980-06-11 | 1982-01-11 | Matsushita Electric Ind Co Ltd | Digital mixing device |
| JPS57145415A (en) * | 1981-01-23 | 1982-09-08 | Philips Nv | Method and device for altering digital signal |
| JPS58150309A (ja) * | 1982-03-02 | 1983-09-07 | Matsushita Electric Ind Co Ltd | デイジタル振幅制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5572603A (en) | Image processing method and device using such method | |
| TW420943B (en) | CMOS imaging apparatus | |
| WO2008065641A2 (en) | Improved processing of mosaic images | |
| JPS57142072A (en) | Video signal processor | |
| JP7274180B2 (ja) | プログラム、ニューラルネットワーク処理コンピュータ、ニューラルネットワーク処理装置、およびニューラルネットワークの演算方法 | |
| JPS6123468A (ja) | 画像処理装置 | |
| EP1300026B1 (en) | Color image pickup device | |
| US7643177B2 (en) | System with a random number generator used to remove contouring in CMOS imager data having an extended dynamic range | |
| JPS5970011A (ja) | デイジタルゲイン調整回路 | |
| JPH01295570A (ja) | 画像処理装置 | |
| CN116055905B (zh) | 图像传感器、摄像模组及电子设备 | |
| US6625324B1 (en) | Apparatus and method for providing compensation bits for post image processing | |
| JPH01303578A (ja) | 画像変換装置 | |
| JPH0888770A (ja) | 画像処理装置 | |
| JP3361355B2 (ja) | 画像処理装置 | |
| JPH02230873A (ja) | ガンマ補正回路 | |
| JP3514523B2 (ja) | ガンマ補正回路 | |
| JPS61175678A (ja) | 画像表示装置 | |
| KR20010070240A (ko) | 능동 픽셀 센서 및 능동 픽셀 센서 회로 | |
| JPS60249472A (ja) | フアクシミリ装置の画信号処理回路 | |
| JP2534358B2 (ja) | テレビジョン信号の雑音抑圧装置 | |
| JPS58119268A (ja) | 画信号処理方式 | |
| JP2595524B2 (ja) | 画像処理装置 | |
| JP2725286B2 (ja) | ファクシミリ信号処理回路 | |
| JPH06290267A (ja) | 画像処理装置 |