JPS59701A - 調節システム - Google Patents
調節システムInfo
- Publication number
- JPS59701A JPS59701A JP10974582A JP10974582A JPS59701A JP S59701 A JPS59701 A JP S59701A JP 10974582 A JP10974582 A JP 10974582A JP 10974582 A JP10974582 A JP 10974582A JP S59701 A JPS59701 A JP S59701A
- Authority
- JP
- Japan
- Prior art keywords
- operating
- output
- section
- output circuit
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、調節計前面のマンマシンインタフェイス部
と制御演算部とを独立させて、いわゆるスプリットタイ
プ（分離形）にした調節計、特にその構成方式に関する
。
と制御演算部とを独立させて、いわゆるスプリットタイ
プ（分離形）にした調節計、特にその構成方式に関する
。
従来、調節計、特にマイクロコンピュータ等を内蔵した
ディジタル調節計は次の如く構成されている。第１図な
いし第４図はかかる調節計の構成を示すブロック図であ
る。
ディジタル調節計は次の如く構成されている。第１図な
いし第４図はかかる調節計の構成を示すブロック図であ
る。
これらの図において、１は設定操作器、２は制御演算部
、３は操作端で、制御演算部２はさらにマイクロプロセ
ッサ等の演算制御装置２１、メモリ２２（ＲＯＭ；リー
ドオンリーメモリ）、２３（ＲＡＭ；ランダムアクセス
メモリ）、インタフェイス回路２４および操作出力回路
２５等よ多構成される。々お２、第２図における２６は
伝送制御部であり、第４図における１１けアナログ／デ
ィジタル（Ａ／］）’）変換器、１２．１５はディジタ
ル／アナログ（Ｄ／Ａ ”）変換器、１３はディジタル
入出力回路、１４はアップダウンカウンタ、１６は電圧
／電流（Ｖ／Ｉ）変換器、１７はマルチプレクサであυ
、第３図またＶｉ第４図に示されるＳＷはスイッチであ
る。
、３は操作端で、制御演算部２はさらにマイクロプロセ
ッサ等の演算制御装置２１、メモリ２２（ＲＯＭ；リー
ドオンリーメモリ）、２３（ＲＡＭ；ランダムアクセス
メモリ）、インタフェイス回路２４および操作出力回路
２５等よ多構成される。々お２、第２図における２６は
伝送制御部であり、第４図における１１けアナログ／デ
ィジタル（Ａ／］）’）変換器、１２．１５はディジタ
ル／アナログ（Ｄ／Ａ ”）変換器、１３はディジタル
入出力回路、１４はアップダウンカウンタ、１６は電圧
／電流（Ｖ／Ｉ）変換器、１７はマルチプレクサであυ
、第３図またＶｉ第４図に示されるＳＷはスイッチであ
る。
すなわち、第１図および第２図に示されるものは、調節
計のマンマシンインタフェイス部となる設定操作器１を
制御演算部２がら独立させ、パルプ等の操作端３への駆
動信号は制御演算部２の操作出力回路２５がも出力する
方式である。っまシ、設定操作器１からの操作信号はパ
ルス列またはパルス幅信号として制御演算部２のインタ
フェイス回路２４へ与えられるので、プロセッサ２１は
該信号にもとづいて所定の演算、処理を行ない、操作出
力回路２５を介して操作端３を駆動する。なお、第２図
に示されるものは設定操作器１は操作信号をカウンタ値
として出力する機能を有し、該カウンタ値を伝送線を介
して演算制御部２へ与える点が第１図に示されるものと
異なるだけである。
計のマンマシンインタフェイス部となる設定操作器１を
制御演算部２がら独立させ、パルプ等の操作端３への駆
動信号は制御演算部２の操作出力回路２５がも出力する
方式である。っまシ、設定操作器１からの操作信号はパ
ルス列またはパルス幅信号として制御演算部２のインタ
フェイス回路２４へ与えられるので、プロセッサ２１は
該信号にもとづいて所定の演算、処理を行ない、操作出
力回路２５を介して操作端３を駆動する。なお、第２図
に示されるものは設定操作器１は操作信号をカウンタ値
として出力する機能を有し、該カウンタ値を伝送線を介
して演算制御部２へ与える点が第１図に示されるものと
異なるだけである。
一方、第３図に示されるものは操作出力回路２５をユニ
ット２５ として制御演算部２から独立させ、自動運転
時には制御演算部２かもの演算結果が、また手動運転時
には設定操作器１からのパルス列またはパルス幅による
操作信号がそれぞれユニット２５′に与えられ、該ユニ
ット２５′を介して操作端３を駆動する方式である。
ット２５ として制御演算部２から独立させ、自動運転
時には制御演算部２かもの演算結果が、また手動運転時
には設定操作器１からのパルス列またはパルス幅による
操作信号がそれぞれユニット２５′に与えられ、該ユニ
ット２５′を介して操作端３を駆動する方式である。
第４図に示されるものはＰＩＤ制御演算をディジタル的
に処理する、いわゆる１ループコントローラを示すもの
である。すなわち、該コントローラはフィールド（現場
）からのＰＶ値（測定値）をマルチプレクサ１７を介し
て受信し、Ａ／Ｄ変換器１１にてディジタル信号に変換
した後、所定のＳＶ値（設定値）と比較し、その偏差に
もとづぎマイクロプロセッサ２１にてＰＩＤ制御演算を
出力するものである。つまり、自動運転の場合は、同図
のスイッチＳＷのＡ−Ｃ間が閉じられるので、上記演算
結果のＭＹ値はアップダウンカウンタ１４に書き込まれ
、Ｄ／Ａ変換器１５およびＶ／Ｉ変換器１６を介して所
定の電流値が操作端に与えられる。
に処理する、いわゆる１ループコントローラを示すもの
である。すなわち、該コントローラはフィールド（現場
）からのＰＶ値（測定値）をマルチプレクサ１７を介し
て受信し、Ａ／Ｄ変換器１１にてディジタル信号に変換
した後、所定のＳＶ値（設定値）と比較し、その偏差に
もとづぎマイクロプロセッサ２１にてＰＩＤ制御演算を
出力するものである。つまり、自動運転の場合は、同図
のスイッチＳＷのＡ−Ｃ間が閉じられるので、上記演算
結果のＭＹ値はアップダウンカウンタ１４に書き込まれ
、Ｄ／Ａ変換器１５およびＶ／Ｉ変換器１６を介して所
定の電流値が操作端に与えられる。
一方、手動操作を行なうべく、設定操作器１のモードレ
バー（図示なし）をＭ（マニュアル）の位置にセットす
ると、スイッチＳＷはＢ −Ｃ間が閉じるので、手動操
作ボタン（図示なし）を押し、パルス列またはパルス幅
信号を発生させてアップダウンカウンタ１４へ入力する
ことによシ、上記と同様に操作端を手動によシ操作する
ものである。
バー（図示なし）をＭ（マニュアル）の位置にセットす
ると、スイッチＳＷはＢ −Ｃ間が閉じるので、手動操
作ボタン（図示なし）を押し、パルス列またはパルス幅
信号を発生させてアップダウンカウンタ１４へ入力する
ことによシ、上記と同様に操作端を手動によシ操作する
ものである。
上記の説明からも明らかなように、操作端駆動用の操作
出力回路はいずれの方式も１個だけしか投げられておら
ず、したがって操作出力回路が故障すると操作端への信
号源シ）−なくなるため操作端、例えばパルプが全閉ま
たは全開となってプロセス等に重大な影響を及ぼすとい
う欠点を有している。
出力回路はいずれの方式も１個だけしか投げられておら
ず、したがって操作出力回路が故障すると操作端への信
号源シ）−なくなるため操作端、例えばパルプが全閉ま
たは全開となってプロセス等に重大な影響を及ぼすとい
う欠点を有している。
なお、第３図の例では操作出力回路をユニットとして独
立させているため、該ユニットの故障時にはユニットの
みを交換すれば足りる、というメリットはあるにしても
その間は他の方式と同様に操作端の信号源がな（なると
いう点で共通しているということができる。また、この
方式は、ユニット故障時にはユニット交換作業を人間が
行なわなければならず、さらに操作端への操作出力を確
保するためのバックアップ機器が接続されていない場合
には、該バックアップ機器の接続作業という２重の作業
を必要とし、したかつて緊急時に即応でき々いと〜・う
欠点を有している。
立させているため、該ユニットの故障時にはユニットの
みを交換すれば足りる、というメリットはあるにしても
その間は他の方式と同様に操作端の信号源がな（なると
いう点で共通しているということができる。また、この
方式は、ユニット故障時にはユニット交換作業を人間が
行なわなければならず、さらに操作端への操作出力を確
保するためのバックアップ機器が接続されていない場合
には、該バックアップ機器の接続作業という２重の作業
を必要とし、したかつて緊急時に即応でき々いと〜・う
欠点を有している。
この発明は上述の如き欠点を除去すべくなされたもので
、故障か発生しても操作端駆動用−信号源を確保するこ
とにより信蛸性の向上を図ることを目的とする。
、故障か発生しても操作端駆動用−信号源を確保するこ
とにより信蛸性の向上を図ることを目的とする。
上記の目的をよ、この発明によれば、設定操作器の出力
にもとづいて操作端を駆動する設定操作器用操作出力部
を設けて操作端駆動用操作出力部を二重化することによ
シ達成される。
にもとづいて操作端を駆動する設定操作器用操作出力部
を設けて操作端駆動用操作出力部を二重化することによ
シ達成される。
以下、この発明の実施例を図面を参照して説明する。
第５図はこの発明の実施例を示す構成図である。
同図において、２５．．２５２は操作出力回路、８Ｗ１
、ＳＷ２はスイッチ、ｌ）１．Ｄ２はダイメート、Ｚ
Ｄはツェナーダイオード、ＩＬＩ 、 Ｒ，２は枳１抗
、ＡＭＰＩ。
、ＳＷ２はスイッチ、ｌ）１．Ｄ２はダイメート、Ｚ
Ｄはツェナーダイオード、ＩＬＩ 、 Ｒ，２は枳１抗
、ＡＭＰＩ。
ＡＭＰ２はアンプ、１４，１５，１（ｉ６Ｊ、’第４１
因に示されるものと同様のアップダウンカウンタ、 ｌ
）／Ａ変換器、Ｖ／Ｉ変換器である。
因に示されるものと同様のアップダウンカウンタ、 ｌ
）／Ａ変換器、Ｖ／Ｉ変換器である。
同図からも明らかなように、この実施例は操作端駆動用
の操作回路が２つ（２５］、２５２）設けられている点
が！［モ゛徴ごある。すなわら、自動運転時にはスイッ
チＳＷ１はパ開″、スイッチＳＷ２は°゛閉″なってお
り、したがって制御演算部からの演算結果がダイ」−ド
Ｉ）１．ＭＶ値リすドパック用抵抗Ｒ１，、Ｒ，２を通
り操作端３に与えられる。なお、制御演算部からの出力
は上記ＭＶ（ｉｉｌリードバック用抵抗Ｒ２，几１によ
シそれぞれ制御演算部側および設定操作器側にリードバ
ックされる。したがって、制御演算部から設定操作器側
へ今回操作端へ出力した操作量（ＭＹ値）情報を伝送線
（図示なし）等を介して送出するよ５にしておけば、上
記リードバック値と別途伝送線を介して送られてくる操
作量とを比較することにより、演算制御部の操作出力回
路２５１だけでなく設定操作器側の操作出力回路２５２
においてもその良否をチェックすることが可能となる。
の操作回路が２つ（２５］、２５２）設けられている点
が！［モ゛徴ごある。すなわら、自動運転時にはスイッ
チＳＷ１はパ開″、スイッチＳＷ２は°゛閉″なってお
り、したがって制御演算部からの演算結果がダイ」−ド
Ｉ）１．ＭＶ値リすドパック用抵抗Ｒ１，、Ｒ，２を通
り操作端３に与えられる。なお、制御演算部からの出力
は上記ＭＶ（ｉｉｌリードバック用抵抗Ｒ２，几１によ
シそれぞれ制御演算部側および設定操作器側にリードバ
ックされる。したがって、制御演算部から設定操作器側
へ今回操作端へ出力した操作量（ＭＹ値）情報を伝送線
（図示なし）等を介して送出するよ５にしておけば、上
記リードバック値と別途伝送線を介して送られてくる操
作量とを比較することにより、演算制御部の操作出力回
路２５１だけでなく設定操作器側の操作出力回路２５２
においてもその良否をチェックすることが可能となる。
ここで、制御演算部側の操作出力回路に異常または障害
が発生したとき、または設定操作器のモードをマニュア
ルモードとしたときは、スイッチＳＷ１は自動的に閉じ
る一方、今迄”′閉”であったスイッチＳＷ２は″開″
となるので、操作出力回路２５２からダイオードＤ２、
抵抗Ｒ１゜Ｒ２を通して操作端３に信号が供給されるこ
とになる。なお、制御演算部側から操作端を駆動してい
る場合において、リードバックした情報にもとづいてチ
ェックを行なった結果、設定操作器２５１が誤動作して
いることが判明す、ると、制御演算部は設定操作器側へ
所定のデータまたは信号を与えるとともに、スイッチ８
Ｗ１を″閉″、ＳＷ２を′開”とすることによシ自動的
に設定操作器側へ切シ替えることができる。この場合、
設定操作器側へ与えられるデータは誤動作が発生する前
の正しいデータであり、該データが図示されない伝送線
を介して操作出力回路２５２へ送られる。なお、制御演
算部からデータを送らずに切シ替え信号だけを送出する
場合は、設定操作器側へリードバックされた誤ったデー
タにもとづいて操作が行なわれることになるが、その後
の設定操作器からの操作によって正常に復帰きせること
かできる。上記では抵抗Ｒ，１，Ｒ，２を通してリード
バックしてチェックを行なうようにしているが、スイッ
チ８Ｗ１ 、ＳＷ２のそれぞれに抵抗を接続して例えば
接地し、該抵抗の両端に発生する電圧を監視することに
より、対応する操作出力回路のチェックを前もって行な
うことができる。すなわち、いま、例えばスイッチＳＷ
２が動作しているということは、制御演算部側からの操
作信号が有効に働いている場合であるが、このとき操作
出力回路２５２からも同様に出力が出されている、つま
シスイッチＳＷ２によってシャントされるために操作端
への操作信号とはならないだけであるから、該出力を前
記抵抗を介して検出することによυ、切シ替えが行なわ
れる以前に操作出力回路の良否をチェックすることが可
能となる。こ５することにより、切り替えが行なわれた
後の確実な動作を保障することができる。なお、ダイオ
ードＤＩ、Ｄ２は互いＫＭＡＦ）込みを防止するタメに
、またツェナーダイオードＺＤは線路ｔが断線して操作
端への信号が消失した場合等において制御演算部からの
出力を有効にするためにそれぞれ設けられるものである
。
が発生したとき、または設定操作器のモードをマニュア
ルモードとしたときは、スイッチＳＷ１は自動的に閉じ
る一方、今迄”′閉”であったスイッチＳＷ２は″開″
となるので、操作出力回路２５２からダイオードＤ２、
抵抗Ｒ１゜Ｒ２を通して操作端３に信号が供給されるこ
とになる。なお、制御演算部側から操作端を駆動してい
る場合において、リードバックした情報にもとづいてチ
ェックを行なった結果、設定操作器２５１が誤動作して
いることが判明す、ると、制御演算部は設定操作器側へ
所定のデータまたは信号を与えるとともに、スイッチ８
Ｗ１を″閉″、ＳＷ２を′開”とすることによシ自動的
に設定操作器側へ切シ替えることができる。この場合、
設定操作器側へ与えられるデータは誤動作が発生する前
の正しいデータであり、該データが図示されない伝送線
を介して操作出力回路２５２へ送られる。なお、制御演
算部からデータを送らずに切シ替え信号だけを送出する
場合は、設定操作器側へリードバックされた誤ったデー
タにもとづいて操作が行なわれることになるが、その後
の設定操作器からの操作によって正常に復帰きせること
かできる。上記では抵抗Ｒ，１，Ｒ，２を通してリード
バックしてチェックを行なうようにしているが、スイッ
チ８Ｗ１ 、ＳＷ２のそれぞれに抵抗を接続して例えば
接地し、該抵抗の両端に発生する電圧を監視することに
より、対応する操作出力回路のチェックを前もって行な
うことができる。すなわち、いま、例えばスイッチＳＷ
２が動作しているということは、制御演算部側からの操
作信号が有効に働いている場合であるが、このとき操作
出力回路２５２からも同様に出力が出されている、つま
シスイッチＳＷ２によってシャントされるために操作端
への操作信号とはならないだけであるから、該出力を前
記抵抗を介して検出することによυ、切シ替えが行なわ
れる以前に操作出力回路の良否をチェックすることが可
能となる。こ５することにより、切り替えが行なわれた
後の確実な動作を保障することができる。なお、ダイオ
ードＤＩ、Ｄ２は互いＫＭＡＦ）込みを防止するタメに
、またツェナーダイオードＺＤは線路ｔが断線して操作
端への信号が消失した場合等において制御演算部からの
出力を有効にするためにそれぞれ設けられるものである
。
以上のよ５に、１この発明によれば、設定操作器側に少
なくとも制御演算部操作出力回路と同等の回路を設けて
操作端駆動信号源を二重化するようにしたから、たとえ
制御演算部の操作出力回路が故障しても自動的に設定操
作器側の操作出力回路に切シ替わるため、操作端への信
号の消失が防止され、したがって安全に運転を継続する
ことができる。これに・よって信頼性が著しく向上する
という効果をもたらすものである。
なくとも制御演算部操作出力回路と同等の回路を設けて
操作端駆動信号源を二重化するようにしたから、たとえ
制御演算部の操作出力回路が故障しても自動的に設定操
作器側の操作出力回路に切シ替わるため、操作端への信
号の消失が防止され、したがって安全に運転を継続する
ことができる。これに・よって信頼性が著しく向上する
という効果をもたらすものである。
なお、上記では主としてディジタル情節計について説明
したが、アナログ調節計にも同様にして適用することが
できる。
したが、アナログ調節計にも同様にして適用することが
できる。
第１図ないし第４図は従来の調節システムを示すブロッ
ク図、第５図はこの発明の実施例を示す構成図である。 符号説明 １・・・・・・設定操作器、２・・・・・・制御演嘗部
、３！・・・・・操作端、２１・・・・・・マイクロプ
ロセツーリ（ＣＰＵ）、２２・・・・・・メモリ（ＲＯ
Ｍ）、２３・・・・・メモリ（ＲＡＭ）、２４・・・・
・・・インタフェイス、２５．２５’。 ２５１．２５２・・・・・・操作出力回路、２６・・・
・・・伝送制御部、１１・・・・・・Ａ、／Ｄ変換器、
１２．１５・・・・・・Ｄ／Ａ変換器、１３・・・・・
・ディジタル入出力回路、１４・・・・・・アップダウ
ンカウンタ、１６・・・・・・Ｖ／Ｉ変換器、１７・・
・・・・マルチフレフサ、ＳＷ、ＳＷＩ 、ＳＷ２・・
・・・・スイッチ、ＡＭＰｌ 、ＡＭＰ２・・曲’７”
プ、Ｄｌ、Ｄ２・叩・ダイオード、Ｚｌ）・・・・・・
ツェナーダイオード、Ｒ，１，Ｒ２・・・・・・抵抗 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 遣 第１図 第２図 、１１￥３図 つ 第４図 第５図
ク図、第５図はこの発明の実施例を示す構成図である。 符号説明 １・・・・・・設定操作器、２・・・・・・制御演嘗部
、３！・・・・・操作端、２１・・・・・・マイクロプ
ロセツーリ（ＣＰＵ）、２２・・・・・・メモリ（ＲＯ
Ｍ）、２３・・・・・メモリ（ＲＡＭ）、２４・・・・
・・・インタフェイス、２５．２５’。 ２５１．２５２・・・・・・操作出力回路、２６・・・
・・・伝送制御部、１１・・・・・・Ａ、／Ｄ変換器、
１２．１５・・・・・・Ｄ／Ａ変換器、１３・・・・・
・ディジタル入出力回路、１４・・・・・・アップダウ
ンカウンタ、１６・・・・・・Ｖ／Ｉ変換器、１７・・
・・・・マルチフレフサ、ＳＷ、ＳＷＩ 、ＳＷ２・・
・・・・スイッチ、ＡＭＰｌ 、ＡＭＰ２・・曲’７”
プ、Ｄｌ、Ｄ２・叩・ダイオード、Ｚｌ）・・・・・・
ツェナーダイオード、Ｒ，１，Ｒ２・・・・・・抵抗 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 遣 第１図 第２図 、１１￥３図 つ 第４図 第５図
Claims (1)
- 【特許請求の範囲】 １）計測値を所望の設定値に一致させるべく操作量を演
算する制御演算部と、設定値および操作量の設定を行な
う設定操作器と、該設定操作器または制御演算部からの
出力にもとづいて所定の操作端を駆動する操作出力部と
を備え、前記制御演算部および設定操作器のいずれから
も前記操作端を駆動しうる調節システノ、において、前
記設定操作器からの出力にもとづいて前記操作端を駆動
する設定操作器用操作出力部を設けることにより、前記
操作端を駆動する操作出力部を二重化したことを特徴と
する調節システム。 ２、特許請求の範囲第１項に記載の調節システムにおい
て、前記各操作出力部の操作端と接続される出力線に該
各操作出力部のいずれか一方の出力を選択するスイッチ
ング手段をそれぞれ設けてなることを特徴とする調節シ
ステム。 ３）特許請求の範囲第１項に記載の調節システムにおい
て、前記各操作出力部の出力を監視する
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10974582A JPS59701A (ja) | 1982-06-28 | 1982-06-28 | 調節システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10974582A JPS59701A (ja) | 1982-06-28 | 1982-06-28 | 調節システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59701A true JPS59701A (ja) | 1984-01-05 |
Family
ID=14518169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10974582A Pending JPS59701A (ja) | 1982-06-28 | 1982-06-28 | 調節システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59701A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5194076A (ja) * | 1975-02-17 | 1976-08-18 |
-
1982
- 1982-06-28 JP JP10974582A patent/JPS59701A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5194076A (ja) * | 1975-02-17 | 1976-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4227526A (en) | Mechanism for aurally instructing a patient and method | |
| EP0110885B1 (en) | Autopilot flight director system | |
| JPS6182201A (ja) | フエイルセ−フ制御回路 | |
| US4633384A (en) | Sequence abnormality check system in programmable controller | |
| JPS59701A (ja) | 調節システム | |
| JP2000347705A (ja) | 舵面アクチュエータ制御／冗長管理装置 | |
| RU2134898C1 (ru) | Контрольно-командная система защиты | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPH08312304A (ja) | ディジタル制御装置用サーボカード | |
| JPS592562Y2 (ja) | 冗長化入力信号源の切換装置 | |
| JPS5960604A (ja) | パネルレス計装システムのバツクアツプ方式 | |
| JP2003157102A (ja) | ３重化制御装置及び３重化制御方法 | |
| JP2885575B2 (ja) | 補助リレー駆動回路 | |
| JPH02193581A (ja) | サーボ制御装置 | |
| JPH0264801A (ja) | プロセスコントローラシステム | |
| WO1984000625A1 (fr) | Systeme de diagnostic de fonction | |
| JPS61288233A (ja) | 切換え制御装置 | |
| JPH0298747A (ja) | 多重制御装置 | |
| JPS632924Y2 (ja) | ||
| JPS60252904A (ja) | 信号２重化装置 | |
| JPS592563Y2 (ja) | 冗長化入力信号源の切換装置 | |
| JPS60207903A (ja) | デイジタルコントロ−ラのバツクアツプシステム | |
| JPS62206602A (ja) | 多重化検出器をもつた制御装置 | |
| JPS62186301A (ja) | コントロ−ラのバツクアツプ回路 | |
| JPH03265491A (ja) | 電動機制御装置の試験方式 |