JPS5970976A - 撮像装置試験器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は固体撮像素子自体或は固体撮像素子を組込ん
だ撮像装置の良否を判定する試験器に関し、４４に固体
撮像素子の感度試験を簡単な構造により実行できるよう
に４ｔ’を成したものである。

〈発明の背景ン テレビンヨンカメラの小形化及び低１１勺費電ソＪイヒ
等を目的として固体撮像素子が開発さイ１実用イヒされ
つつある。固体撮像素子は周知のよう（こ半導イ本によ
って構成される光電友換セルか一面」一番こ多数配列形
成され、その光電変換セルを選↑フク１言号番こよって
逐次−個ずつ選択してその光電変換セル（こ月・１照さ
れる光量に対応した画素信号を得るよ這こし、その光電
変換セルの選択を順次切換で走査し、画像・信号を得る
ものである。

ここで各光電変換セルは半導体基板」二番こ集積ｌｐＪ
路製造技術により形成されるものである力）らその製造
過程における不都合から、光電置換セルの中に不良が発
生することがある。また各充電変換セルの相互間におい
て、例えば感光特性番こ差力≦／Ｉ：、したり、或はダ
イナミックレンジに差か生じたり、またセル相互間にお
いて電、気的な’ｔｌｉｉｉ　ｆＭ力≦４１ニしたりす
ることがある。

一個の固体撮像素子は大略５００Ｘ５００イト′、ｌ　
Ｒｊ度の光電変換素子によって構成さ］１、光電友１５
〜セルの数は大きな値となる。このように多（の光電変
換セルを各−偏ずつ、例えばその光量に対する光電＊ユ
換の感度について試験することはかな嶋大変な作業とな
る。

〈発明の１−１的〉 この分明は固体撮像素子を構成する各光電変換セルの感
度試験を簡単な構造により然も精度よく試験することが
できる試験装置を提供しようとするものである。

尚この発明ては固体撮像素子自体を試験することはもち
ろんであるが、固体撮像素子を組込んだカメラも試験対
称とするものである。

〈発明の概要〉 この発明では固体撮像素子の各光電変換セルから取出さ
れる画素信号をＡＤ変換し、このＡＤ変換したディジタ
ル画素信号を記憶器に取込むものである。ここでこの発
明では予め定めた２値の光量を固体撮像素子に与え、そ
の各光量を与えた場合に得られる画素信号の差を算出し
、その差の値が許容範囲内にあるか否かを判定し、各光
電変換セルの感度が規定された感度を持っているか否か
を判定するようにしたものである。

〈発明の実施例〉 第１図にこの考案の一実施例を示す。図中１０１は被試
験固体１最像素子を示す。この固体撮像素子１０　］は
ＣＣＤ形式或はＭＯ３形式更にはこれらの特徴を兼ね備
えたＣＰＤ形式の何れを問わないものとする。これらの
形式の違いは光電変換セルの形成惜造と光電変換セルの
選択方法が異なるたけて光学的な特性は同じと考えてよ
い。

１０２は固体撮像素子１０１にセルの選択信号を与える
駆動回路を示す。この駆動回路１０２によりＣＣＤ形式
或はＭＯ３形式、ＣＰＤ形式の各固体撮像素子がその各
光電変換セルの配列に従って選択されて走査され画素信
号が順次後られるものとする。この走査速度はテレビジ
ョン信号における標準走査速度と同等に設定することが
できる。

固体撮像素子１０１から得られた画素信号１０３は前置
増幅器１０４により増幅され、ＡＤ変換器１０５に与え
られる。ＡＤ変換器１０５は駆動回路１０２から与えら
れるクロックパルスと同期して画素信号をＡ　Ｄ　置換
し、例えば８ビツトのディジタル画素信号に縫換する。

ＡＤ変換器１０５でＡＤ変換された画素信号は記憶器１
０６に取込まれる。記憶器１０６は駆動回路１０２から
与えられるクロックパルスをアドレスカウンタ１０７で
計数し、その計数出力によりアドレスが順次１番地ずつ
歩進されＡＤ変換器１０５から出力されるディジタル画
素信号を順次記憶する。

記憶器１０６に取込まれたディジタル画素信号はデータ
プロセッサ１０８に逐次転送される。こ（７）　５’−
タプロセッサ１０８は後述するように各種の比較及び判
定手段を有し、この判定手段により光電変換セルの良否
及び固体撮、像素子１０１全体の良否を判定する。

］、　０９はコントローラである。このコントローラ１
０９により駆動回路１０２の起動停止及びデータプロセ
ッサ１０８の制御を行なう。また光学制御系］１１に制
御信号を与え光源１１２の光量を試験の進行に伴なって
漸次変化させる等の制御を行なう。

１１３はモニタを示し、記憶器１０６に取込んだディジ
タル画素信号をＤＡ変換して画面に各光電変換セルから
得られた画素信号に基ずく画像を映出するようにしてい
る。

〈記憶器１０６の詳細説明〉 固体撮像素子１０１においてただ一度の走査によって得
られた画素信号によってその固体撮像素子１０１の良否
を判定した場合、たまたま混入したノイズによって期待
値と不一致が生し、これが基で不良と判定されるおそれ
がある。このような不都合を解消するためにこの例では
撮像素子１０１の各光電変換セルを複数回走査して得ら
れた各光電変換セルの画素゛信号の平均値を記憶器１０
Ｇに記憶するようにし、ている。

この平均値を得るための構成を第２図に示すっ第２図に
おいて１０５は第１図で説明したＡＤ変換器である。こ
のＡＤ変換器１０５から出力される例えば８ビツトのＡ
Ｄ変換出力が記憶器１０６に供給される。記憶器１０６
は各光電変換セルの画素データを平均化する回路２００
と、この平均化回路２００で得られた第１平均値と、次
に光量を変えて得た第２平均値の差を算出して感度を求
める減算手段２１１とにより構成される。平均化回路２
００は加算器２０１と、メモリ部２０２とによって構成
される。メモリ部２０２はＡＤ変換器１０５から出力さ
れるディジタル画素信号と同一の前回の画素信号を読出
し、その続出出力と今回得られたディジタ／’Ｌ／画素
信号とを加算器２０１において加算し、その加算結果を
メモリ部２０２の同一アト゛レスに再書込を行なう。

ここで読出と書込を高速度で行なわなくてはならないた
め、この例ではメモリ部２０２を４枚のメモリカーＦ２
０２ａ、２０２ｂ、２０２ｃ、２０２ｄによって構成し
、これら複数のメモリカー１’２０２ａ〜２０２ｄを時
分割的に使用することにより各メモリカード２０２ａ〜
２０２ｄを遅い速度で動作させるようにしている。

各メモリカード２０２ａ〜２０２ｄはそれぞれ同一の構
造である。つまりメモリカード２０２ａに示すようにカ
ードセレクタ２０３と、メモリ本体２０４と、出力ラッ
チ回路２０５と、入力ラッチ回路２０６とによって構成
される。

カードセレクタ２０３には制御バス２０７からカードセ
レクト信号と、アドレスバス２０８からアドレス信号を
受け、自己が呼び出されたことを知り、そのときのアド
レス信号を取込んでそのアドレス信号によりメモリ本体
２０４をアクセスする。メモリ本体２０４はアクセスの
初期状態でそのアドレスにストアされているデータを読
出し、出力ラッチ回路２０５にラッチさせる。そのラッ
チ出力を加算器２０１に与え、この加算器２０１におい
て前回と今回のデジタル画素信号を加算し、その加算結
果を入力ラッチ回路２０６にラッチする。

入力ラッチ回路２０６に加算結果をランチすると、カー
ドの選択は次のカードに移される。従って各メモリカー
ド２０２ａ〜２０２ｄが加算器２０１に接続されている
時間は出力ラッチ回路２０５がメモリ本体２０４の続出
出力をラッチした時点から入力ラッチ回路２０６が加算
結果をラッチするまでの時間でよく、入力ラッチ回路２
０６に加算結果がラッチされると、その直後にカードは
加算器２０１から切離される。よって次に選択されたメ
モリカード、例えば２０２ｂが加算器２０１に接続され
ている状態でメモリカード２０２ａは入力ラッチ回路２
０６にラッチした加算結果を同一アドレスに再書込すれ
ばよい。よって各メモリカードでは読出から書込終了ま
での処理をＡＤ変換器１０５の変換速度の４倍の時間で
実行すればよ（、各メモリカード２０２ａ〜２０２ｄの
動作速度の負担を軽減するようにしている。。

このようにして各メモリカード２０２ａ〜２０２ｄのメ
、モリ本体２゛０４・に同二画素の、’４ｎ回の′ディ
。ジタル血１素データの加算値が同一アドレスに積算さ
れる。ここでその加算値から平均値を得る方法としては
、例えばＡＤ変換器１０５の出力を８ビツトとした場合
メモリ本体２０４の書込データのビット容量を１６ビツ
トとする。このようにして８ビツトのディジタル信号を
１２８回加算し、その加算結果の桁上出力として得られ
た上位８ビ゛ツトを取出すと各画素の１２８回分の平均
値を得ることができる。この上位８ビツトのデータを出
力端子２０９から１［）出すことにより光電変換セルを
１２８回走査して得られた画素データの平均値を得るこ
とができる。

このように画素子信号を平均化することにより雑音の混
入があってもその雑音の影響を軽減できる。画素信号に
混入する雑音は例えば固体−撮像素子１．０１と光源１
１２との間をチリ、ホコリのような物体が通過したよう
な場合に生じることが考えられる。よって一度の走査結
果だけで各光電変換セルの良否を判定すると、その判定
結果は信頼性の低いものとなるか、」１記したようにこ
の実施例では複数回の走査結果を平均して良否の判定を
行なうから信頼性の高い判定結果を得ることができる。

この発明では、出力端子２０９に得られる平均化出力を
更に感度試験を行なうための減算手段２１１に供給する
。減算手段２１１は減算器２１２と、基準光量を与えた
ときの画素データを収納するメモリ部２１３とによって
構成することができる。

メモリ部２１３は平均値を得るための平均化回路２００
と同様にこの例では４枚のメモリカード２１４ａ、２１
４ｂ、２１４ｃ、２１４ｄによって構成した場合を示す
。この４枚のメモリカード２１４ａ、２１４ｂ、２１４
ｃ、２１４ｄに時分割的に各光電変換セルから得られる
画素信号の平均値を収納する。このメモリ部２１３に収
納する平均値は光源１１２を第１基準光量に設定した場
合に得られる平均値とする。つまり第３図に示す光ｆｕ
Ｌ＋を与えた場合の各光電変換セルの画素信号の平均値
とする。平均化回路２００から減算手段２’ｌｌに画素
データを転送するにはメモリ部２１３の各メモリカード
２１４ａ〜２１４ｄの内容をオールゼロにクリヤし、そ
の状態でアンドゲート２１５を開閉制御し、減算器２１
２に入力される各光電変換セルの平均画素データから各
メモリカード２１４ａ〜２１４ｄに記憶されているゼロ
値を減算して取出し、その減算結果をアンドゲート２１
５を介して各メモリカード２１４ａ〜２１４ｄに時分割
的に書込し、平均化回路２００をイ１１癖成するメモリ
カード２０２ａ〜２０２ｄと同一アドレスに同じ画素デ
ータを転送する。

転送が完了すると、アンドゲート２１５を閉しると共に
光源１１２の光量を第３図に示す第２基準光量Ｌ２に設
定する。この第２基準光量Ｌ２において再び各光電変換
素子を走査−し、その各光電変換素子から得られる画素
データの平均値をメモリカード２０２ａ−２０２ｄに取
込む。

メモリカード２０２ａ〜２０２ｄに第２基準光量Ｌ２に
ける画素データの平均値が取込まれると、その画素デー
タの平均値は逐次出力端子２０９に取出され、減算器２
１２に与えられる。これと同期してメモリカード２１４
ａ〜２１４ｄからは第１基準光量Ｌ１における各光電変
換素子の画素データを読出し、減算器２１２で第２基準
光量Ｌ２において得られた画素データの平均値から第１
基ＱＱ光ｆｆ１Ｌ＋において得られた画素データを減算
し、その減算結果をデータプロセッサ１０８に送る。

データプロセッサ１０８には比較器２１６と、感度に関
する期待値か収納されたデータファイル２１７が設けら
れる。データファイル２１７がら第１と第２基準光量Ｌ
１とＬ２を与えたときの光電変換出力の期待値が読出さ
れ、比較器２１６に与えられる。この期待値は成る許容
ｒｌ］を持ち減算器２１２から出力される各光電変換セ
ルの画素データの差の値が、この許容範囲に入るが否が
を判定し、許容範囲に入らない場合はセル不良信号２１
８を出力する。第３図の横軸Ｘは光電変換セルの番号を
示す。この例ではセル番号６〜１１において感度不足の
状態を示す。この感度不足の光電変換セルの数を例えば
計数器２１９て計数し、その計数値を比較器２２１に与
える。比較器２２１にはデータファイル２２２から感度
不足セルの数の許容値が与えられ、許容値を越えると撮
像素子１０１を不良と判定するように構成することがで
きる。

２２２はこの判定を行なうためのデータファイルを示す
。

このような試験を光量Ｌｌ、Ｌ２の値を変えて複数回行
なうことにより、各種の光量領域における感度を試験す
ることができる。

〈発明の効果〉 上記したようにこの発明によれは固体撮像素子から得ら
れる画素信号をＡＤ変換し、そのＡＤ変換した画素デー
タを光量差に応じて差の値を算出し、その差の値から感
度試験を行なうようにしたから、アナログ回路で減算す
る場合と比較して回路のドリフトの影響を受けることが
なく、精度の高い試験を行なうことができる。また各光
電変換セルの画素データを複数回平均化した場合には雑
音による影響が除去される。よって更に一層精度の高い
試験を行なうことができる。またメモリ部２１３と減算
器２１２を設けるだけで感度試験を行なうことができる
ため簡単な構造により感度試験を行なうことができる。

よって安価に感度試験器を作ることができる。

尚」二連では固体撮像素子を被試験体として説明したが
、固体撮像素子を組込んだカメラを試験することもでき
る。この場合には固体撮像素子を含む画像信号系の全て
を試験することができる。、

【図面の簡単な説明】

第１図はこの発明の詳細な説明するためのブロック図、
第２図はこの発明の要部の一実施例を示すブロック図、
第３図はこの発明の詳細な説明するためのグラフである
。 １０１：固体撮像素子、１０５：ＡＤ変換器、１０６：
記憶器、１０８：データプロセッサ、２１１：減算手段
、２１２：減算器、２１６光電変換セルの良否を判定す
る比較器、２１９、不良セルの数を計数する計数器、２
２１：固体撮像素子の良否を判定する比較器。 特許出願人　　タケダ理研工業株式会社代理人　草野　
卓

Claims (1)

【特許請求の範囲】
1. （１）　Ａ　、一つの面」二に配列された複数の光電変
   換素子が配列形成され選択信号により各光電変換セルの
   受光量に対応して得られる画素信号を順次ＡＤ変換する
   ＡＤ変換器と、 Ｂ、このＡＤ変換器から得られる２値の光量を受光した
   ときのディジタル画素信号を減算する減算手段と、 Ｃ０この減算手段で得られた減算値を期待値と比較し、
   減算値が予め定めた許容範囲内にあるか否かを判定する
   比較手段と、 を具備して成る撮像装置試験器。