JPS597152B2 - 磁気バブル記憶装置 - Google Patents
磁気バブル記憶装置Info
- Publication number
- JPS597152B2 JPS597152B2 JP10494778A JP10494778A JPS597152B2 JP S597152 B2 JPS597152 B2 JP S597152B2 JP 10494778 A JP10494778 A JP 10494778A JP 10494778 A JP10494778 A JP 10494778A JP S597152 B2 JPS597152 B2 JP S597152B2
- Authority
- JP
- Japan
- Prior art keywords
- minor
- address
- circuit
- loop
- major
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は磁気バブル記憶装置に関する。
マイナループとメジヤループにより構成される磁気バブ
ルチップを使用した磁気バブル記憶装置は良く知られて
いる。
ルチップを使用した磁気バブル記憶装置は良く知られて
いる。
記憶情報群はマイナループ内を回転磁界の作用によりシ
フトされており、リード・ライト時、所定の記憶情報群
がメジヤループにトランスファアウトされる。そしてメ
ジヤループにて磁気バブルの分割（リード時）、消去ま
たは発生（ライト時）を行なう。メジヤループ内の記憶
情報群がさらにシフトされ、そしてマイナループの元の
位置にトランスファインされる。磁気バブルは磁気バブ
ルを転送するための回転磁界を停止した状態で電源を断
にした場合は、記憶情報（磁気バブル）は破壊されない
ため不揮発の記憶装置を構成出来ることは良く知られて
いる。しかし回転磁界が印加されている状態で電源が断
となつた場合は、記憶情報は一般にデータアドレスと対
応がつかなくなり、結果的に記憶情報が破壊されること
になる。このため同時にトランスファアウトされる記憶
情報群をアドレス情報用と記憶情報用に分け、電源が正
常になつた場合、何らかの形でアドレス情報を得てアク
セスを再開することが考えられている。
フトされており、リード・ライト時、所定の記憶情報群
がメジヤループにトランスファアウトされる。そしてメ
ジヤループにて磁気バブルの分割（リード時）、消去ま
たは発生（ライト時）を行なう。メジヤループ内の記憶
情報群がさらにシフトされ、そしてマイナループの元の
位置にトランスファインされる。磁気バブルは磁気バブ
ルを転送するための回転磁界を停止した状態で電源を断
にした場合は、記憶情報（磁気バブル）は破壊されない
ため不揮発の記憶装置を構成出来ることは良く知られて
いる。しかし回転磁界が印加されている状態で電源が断
となつた場合は、記憶情報は一般にデータアドレスと対
応がつかなくなり、結果的に記憶情報が破壊されること
になる。このため同時にトランスファアウトされる記憶
情報群をアドレス情報用と記憶情報用に分け、電源が正
常になつた場合、何らかの形でアドレス情報を得てアク
セスを再開することが考えられている。
この場合、電源断が情報群がトランスファアウトされた
状態で生じたのかそうでないのかの区別がないため、ま
ずメジヤループ内の全ビットを読出す必要があり、また
メジヤループ上にデータがあつた場合、アドレス部と記
憶情報部の区別が必要なため、データ部またはアドレス
部に特別のデータパターンを必要とする。このため再ア
クセス時制御が複雑になり、制御回路が増加する。本発
明の目的は前述した従来技術の欠点をなくすと共に、動
作中に電源断等の異常状態が生じた場合、記憶情報の破
壊を防ぐことのできる磁気バブル記憶装置を提供するこ
とにある。本発明は、記憶情報群がトランスフアアウト
されているかどうかと、メジヤループ内のビツト数をカ
ウントするメジヤアドレスカウンタの内容またはマイナ
ループ内のビツト数をカウントするマイナアドレスカウ
ンタの内容を記憶する記憶手段を有する。
状態で生じたのかそうでないのかの区別がないため、ま
ずメジヤループ内の全ビットを読出す必要があり、また
メジヤループ上にデータがあつた場合、アドレス部と記
憶情報部の区別が必要なため、データ部またはアドレス
部に特別のデータパターンを必要とする。このため再ア
クセス時制御が複雑になり、制御回路が増加する。本発
明の目的は前述した従来技術の欠点をなくすと共に、動
作中に電源断等の異常状態が生じた場合、記憶情報の破
壊を防ぐことのできる磁気バブル記憶装置を提供するこ
とにある。本発明は、記憶情報群がトランスフアアウト
されているかどうかと、メジヤループ内のビツト数をカ
ウントするメジヤアドレスカウンタの内容またはマイナ
ループ内のビツト数をカウントするマイナアドレスカウ
ンタの内容を記憶する記憶手段を有する。
このような記憶手段を有することによつて、電源断等の
異常状態の発生時にこの記憶手段に上記の情報を記憶さ
せた上で回転磁界を停止させれば、動作再開が簡単にな
ると共に、情報の破壊を防ぐことができる。
異常状態の発生時にこの記憶手段に上記の情報を記憶さ
せた上で回転磁界を停止させれば、動作再開が簡単にな
ると共に、情報の破壊を防ぐことができる。
図は本発明の一実施例を示す。
１はバブルメモリモジユールであり、マイナループのビ
ツト数はマイナアドレスカウンタ１０が示しており、マ
イナアドレスカウンタ１０の歩進はスタート・ストツプ
指示回路１１に与えられ、コイル駆動回路２によつて回
転磁界を発生するためのコイルを駆動する。
ツト数はマイナアドレスカウンタ１０が示しており、マ
イナアドレスカウンタ１０の歩進はスタート・ストツプ
指示回路１１に与えられ、コイル駆動回路２によつて回
転磁界を発生するためのコイルを駆動する。
メジヤループのビツト数はメジヤアドレスカウンタ１６
が示している。１９は制御回路であり、リード・ライト
指示回路９にリード／ライトを指示し、データアドレス
レジスタ６にアドレスのマイナ部を、データアドレスレ
ジスタ７にアドレスのメジヤ部をセツトする。
が示している。１９は制御回路であり、リード・ライト
指示回路９にリード／ライトを指示し、データアドレス
レジスタ６にアドレスのマイナ部を、データアドレスレ
ジスタ７にアドレスのメジヤ部をセツトする。
これらは入力禁止回路１７が人力禁止を示していないと
き、即ち、後述のマツチ保持回路１２がマツチ状態を示
していないときにセツトされる。制御回路１９はさらに
データレジスタ８に接続され、データレジスタ８にライ
トすべきデータをセツトしたり、データレジスタ８にリ
ードされたデータを取り込む。リード・ライト指定回路
９からリードあるいはライトが指示されると、マイナア
ドレスカウンタ１０がカウントを開始し、マイナアドレ
スマツチ回路１３でアドレスレジスタ６と比較される。
該マツチ回路１３は一致を検出すると、マツチ保持回路
１２に信号を与えると共に、トランスフア回路３へマイ
ナループからメジヤループへのトランスフアアウトを指
示する。メジヤアドレスカウンタ１６はマツチ保持回路
１２の出力によつてカウントを開始する。
き、即ち、後述のマツチ保持回路１２がマツチ状態を示
していないときにセツトされる。制御回路１９はさらに
データレジスタ８に接続され、データレジスタ８にライ
トすべきデータをセツトしたり、データレジスタ８にリ
ードされたデータを取り込む。リード・ライト指定回路
９からリードあるいはライトが指示されると、マイナア
ドレスカウンタ１０がカウントを開始し、マイナアドレ
スマツチ回路１３でアドレスレジスタ６と比較される。
該マツチ回路１３は一致を検出すると、マツチ保持回路
１２に信号を与えると共に、トランスフア回路３へマイ
ナループからメジヤループへのトランスフアアウトを指
示する。メジヤアドレスカウンタ１６はマツチ保持回路
１２の出力によつてカウントを開始する。
メジヤアドレスカウンタ１６の内容はメジヤアドレスマ
ツチ回路１４でアドレスレジスタ７の内容と比較され、
一致信号はバブル発生・消去・分割回路４に与えられる
。この回路４は磁気バブルの分割（リード時）、消去ま
たは発生（ライト時）を行なう。ライトデータはデータ
レジスタ８からこの回路４を介してバブルメモリモジユ
ールに書き込まれる。リードデータはセンス回路５から
データレジスタ８に読み出される。メジヤアドレスカウ
ンタ１６の内容がメジヤループ内のビツト数と等しくな
つた時、トランスフア回路３を動作させ、情報をｊジヤ
ループからマイナループにトランスフアインし、マイナ
ループの元の位置に戻すと同時にメジヤアドレスカウン
タ１６を停止させ、アクセスは終了する。１５はデコー
ダを示す。
ツチ回路１４でアドレスレジスタ７の内容と比較され、
一致信号はバブル発生・消去・分割回路４に与えられる
。この回路４は磁気バブルの分割（リード時）、消去ま
たは発生（ライト時）を行なう。ライトデータはデータ
レジスタ８からこの回路４を介してバブルメモリモジユ
ールに書き込まれる。リードデータはセンス回路５から
データレジスタ８に読み出される。メジヤアドレスカウ
ンタ１６の内容がメジヤループ内のビツト数と等しくな
つた時、トランスフア回路３を動作させ、情報をｊジヤ
ループからマイナループにトランスフアインし、マイナ
ループの元の位置に戻すと同時にメジヤアドレスカウン
タ１６を停止させ、アクセスは終了する。１５はデコー
ダを示す。
本発明においてはストツプアドレス記憶回路１８が設け
られる。電源断などの異常状態が発生すると、制御回路
１９はストツプアドレス記憶回路１８に信号を与え、マ
イナアドレスカウンタ１０またはメジヤアドレスカウン
タ１６の内容を記憶させる。またトランスフア回路３か
らの信号も与えられており、記憶回路１８はトランスフ
アアウトされているかどうかも記憶する。また制御回路
１９からの異常を示す信号はカウンタ１０および１６に
も与えられており、カウンタを停止させ回転磁界を停止
するよう作用する。このように構成することにより、停
止時にトランスフアアウトされているかどうか、および
その時のカウンタ値が保存される。
られる。電源断などの異常状態が発生すると、制御回路
１９はストツプアドレス記憶回路１８に信号を与え、マ
イナアドレスカウンタ１０またはメジヤアドレスカウン
タ１６の内容を記憶させる。またトランスフア回路３か
らの信号も与えられており、記憶回路１８はトランスフ
アアウトされているかどうかも記憶する。また制御回路
１９からの異常を示す信号はカウンタ１０および１６に
も与えられており、カウンタを停止させ回転磁界を停止
するよう作用する。このように構成することにより、停
止時にトランスフアアウトされているかどうか、および
その時のカウンタ値が保存される。
なおトランスフアアウトされている場合はメジヤアドレ
スカウンタの内容を、またトランスフアアウトされてい
ない場合はマイナアドレスカウンタの内容を記憶する。
記憶回路１８への書込みを、アドレスカウンタの歩進に
同期して（カウンタの内容が変る毎に）行なう構成とし
てもよい。この場合、回転磁界停止時に記憶回路１８の
制御は行なわなくてもよい。異常状態の解消に応じてア
ドレス記憶回路１８の内容を各カウンタに設定すること
により、容易に再開始が可能となり、記憶情報が破壊さ
れることがない。また、記憶回路１８をコアやある種の
ＥＰＲＯＭ等の不揮発形の記憶素子により構成すれば、
より破壊から防止することができる。現在考えられてい
るバブルチツプのビツト数は数百Ｋビツト〜数Ｍビツト
程度であり、これらのチツプのマイナループ内ビツト数
およびメジヤループ内ビツト数は数百〜１０Ｋビツト程
度であるため、ストツプアドレス記憶回路のメモリビツ
ト数は１００以下でよく、装置全体に対して寸法、コス
ト等の影響はほとんどない。
スカウンタの内容を、またトランスフアアウトされてい
ない場合はマイナアドレスカウンタの内容を記憶する。
記憶回路１８への書込みを、アドレスカウンタの歩進に
同期して（カウンタの内容が変る毎に）行なう構成とし
てもよい。この場合、回転磁界停止時に記憶回路１８の
制御は行なわなくてもよい。異常状態の解消に応じてア
ドレス記憶回路１８の内容を各カウンタに設定すること
により、容易に再開始が可能となり、記憶情報が破壊さ
れることがない。また、記憶回路１８をコアやある種の
ＥＰＲＯＭ等の不揮発形の記憶素子により構成すれば、
より破壊から防止することができる。現在考えられてい
るバブルチツプのビツト数は数百Ｋビツト〜数Ｍビツト
程度であり、これらのチツプのマイナループ内ビツト数
およびメジヤループ内ビツト数は数百〜１０Ｋビツト程
度であるため、ストツプアドレス記憶回路のメモリビツ
ト数は１００以下でよく、装置全体に対して寸法、コス
ト等の影響はほとんどない。
図は本発明の一実施例を示すプロツク図である。
１・・・・・・バブルメモリモジユール、２・・・・・
・コイル駆動回路、３・・・・・・トランスフア回路、
４・・・・・・バブル発生・消去・分割回路、５・・・
・・・センス回路、６，７・・・・・・データアドレス
レジスタ、８・・・・・・データレジスタ、９・・・・
・・リード・ライト指定回路、１０・・・・・・マイナ
アドレスカウンタ、１１・・・・・・スタート・ストツ
プ指示回路、１２・・・・・・マツチ保持回路、１３，
１４・・・・・・アドレスマツチ回路、１５・・・・・
・デコーダ、１６・・・・・・メジヤアドレスカウンタ
、１７・・・・・・入力禁止回路、１８・・・・・・ス
トツプアドレス記憶回路、１９・・・・・・制御回路。
・コイル駆動回路、３・・・・・・トランスフア回路、
４・・・・・・バブル発生・消去・分割回路、５・・・
・・・センス回路、６，７・・・・・・データアドレス
レジスタ、８・・・・・・データレジスタ、９・・・・
・・リード・ライト指定回路、１０・・・・・・マイナ
アドレスカウンタ、１１・・・・・・スタート・ストツ
プ指示回路、１２・・・・・・マツチ保持回路、１３，
１４・・・・・・アドレスマツチ回路、１５・・・・・
・デコーダ、１６・・・・・・メジヤアドレスカウンタ
、１７・・・・・・入力禁止回路、１８・・・・・・ス
トツプアドレス記憶回路、１９・・・・・・制御回路。
Claims (1)
- １ マイナループとメジヤループにより構成される磁気
バブルチップを使用し、マイナループからメジヤループ
へトランスフアアウトされる記憶情報群をアドレス情報
用と記憶情報用に分けて使用する磁気バブル記憶装置に
おいて、上記マイナループの歩進ビット数をカウントす
るマイナアドレスカウンタと、該マイナアドレスカウン
タが所定の値に達したときに上記トランスファアウトを
指示するトランスファ回路と、上記メジヤループの歩進
ビット数をカウントするメジヤアドレスカウンタの３つ
の回路に接続された記憶手段を設け、電源異常時に該記
憶手段は、上記記憶情報群がトランスファアウトされて
いる場合は上記メジヤアドレスカウンタの内容を、トラ
ンスファアウトされていない場合は上記マイナアドレス
カウンタの内容を記憶することを特徴とする磁気バブル
記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10494778A JPS597152B2 (ja) | 1978-08-30 | 1978-08-30 | 磁気バブル記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10494778A JPS597152B2 (ja) | 1978-08-30 | 1978-08-30 | 磁気バブル記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5532274A JPS5532274A (en) | 1980-03-06 |
| JPS597152B2 true JPS597152B2 (ja) | 1984-02-16 |
Family
ID=14394279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10494778A Expired JPS597152B2 (ja) | 1978-08-30 | 1978-08-30 | 磁気バブル記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS597152B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5727483A (en) * | 1980-07-25 | 1982-02-13 | Fujitsu Ltd | Magnetic bubble storage device |
| JPS5868288A (ja) * | 1981-10-16 | 1983-04-23 | Nec Corp | 磁気バブルメモリ装置 |
-
1978
- 1978-08-30 JP JP10494778A patent/JPS597152B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5532274A (en) | 1980-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5412612A (en) | Semiconductor storage apparatus | |
| JP2000099405A (ja) | フラッシュメモリを有する電子機器 | |
| WO1993011491A1 (fr) | Carte a memoire | |
| US4290117A (en) | Memory device with circulating storage loops | |
| US4734884A (en) | Magnetic bubble memory system with function of protecting specific storage area of bubble memory from rewriting | |
| JP4661369B2 (ja) | メモリコントローラ | |
| JPS5856177B2 (ja) | 磁気バブル記憶装置 | |
| JPH10161942A (ja) | 情報記憶方法及び情報記憶装置及び情報処理装置 | |
| JP2713317B2 (ja) | ディスク装置における電源瞬断時の書き込みデータ保護方式 | |
| JPH053611B2 (ja) | ||
| AU640442B2 (en) | Method and apparatus for controlling writing to memory | |
| JP3510780B2 (ja) | マイクロコンピュータ | |
| JPS597147B2 (ja) | 磁気バブル記憶装置 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JP3009168B2 (ja) | データ処理装置 | |
| KR850002417Y1 (ko) | 불 휘발성 메모리의 데이터 재기록 시스템 | |
| JPS59227083A (ja) | 磁気バブル記憶装置 | |
| JPS6048059B2 (ja) | 磁気バブル記憶装置 | |
| JPS634279B2 (ja) | ||
| GB2088104A (en) | Data memories | |
| JPH10302483A (ja) | 半導体記憶装置 | |
| JPS6134650A (ja) | 記憶装置 | |
| JPH0541092A (ja) | 不揮発性メモリ | |
| JPS59112481A (ja) | 磁気バブルメモリ装置 | |
| JPH0752412B2 (ja) | 出力制御装置 |