JPS5972748A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5972748A JPS5972748A JP57183830A JP18383082A JPS5972748A JP S5972748 A JPS5972748 A JP S5972748A JP 57183830 A JP57183830 A JP 57183830A JP 18383082 A JP18383082 A JP 18383082A JP S5972748 A JPS5972748 A JP S5972748A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- semiconductor device
- cover
- affected
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/60—Arrangements for protection of devices protecting against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に係シ、特にMOS(metalo
xide semiconductor)形のIC(集
積回路)の保護構造に関する。
xide semiconductor)形のIC(集
積回路)の保護構造に関する。
従来のMOS形のICでは、外部摩擦等によってそ−ル
ドパッケージ表面が帯電した場合、ゲート保護のトラン
ジスタが働きにくいという現象がある。例えば、第1図
に示すように、Nchanne 10MO8形ICのモ
ールドパッケージ表面3がプラスに帯電した場合、半導
体プレットに形成された保護トランジスタのゲートGは
マイナスに誘起され、ソースSとドレインD間のチャン
ネル表面5にはプラス電荷が誘起される。この為、保護
トランジスタのしきい値電圧(VT)は高くなシ、ON
(導通)しにくい状態となる。したがって、過電圧がか
かっても、保護回路は働かず、このため入出力トランジ
スタ(図示せず)のゲートへの直接負担がかかシ、入出
力端子が破壊されてしまうことがある。このように、N
channel形ではモールドパッケージ表面3がプラ
スに帯電した時、Pchannel形ではモールドパッ
ケージ表面3がマイナスに帯電した時、いずれも静電気
等の過電圧に対して極めて弱い状態となってしまう(〔
表〕参照)。
ドパッケージ表面が帯電した場合、ゲート保護のトラン
ジスタが働きにくいという現象がある。例えば、第1図
に示すように、Nchanne 10MO8形ICのモ
ールドパッケージ表面3がプラスに帯電した場合、半導
体プレットに形成された保護トランジスタのゲートGは
マイナスに誘起され、ソースSとドレインD間のチャン
ネル表面5にはプラス電荷が誘起される。この為、保護
トランジスタのしきい値電圧(VT)は高くなシ、ON
(導通)しにくい状態となる。したがって、過電圧がか
かっても、保護回路は働かず、このため入出力トランジ
スタ(図示せず)のゲートへの直接負担がかかシ、入出
力端子が破壊されてしまうことがある。このように、N
channel形ではモールドパッケージ表面3がプラ
スに帯電した時、Pchannel形ではモールドパッ
ケージ表面3がマイナスに帯電した時、いずれも静電気
等の過電圧に対して極めて弱い状態となってしまう(〔
表〕参照)。
本発明の目的は、以上のような問題を改善し、外部電界
および雑音が半導体ペレットに影響をおよぼさないよう
にした半導体装置を提供することにある。
および雑音が半導体ペレットに影響をおよぼさないよう
にした半導体装置を提供することにある。
本発明は、半導体ペレットの主面上に導電性の保護カバ
ーを設けたことを特徴とする半導体装置にある。
ーを設けたことを特徴とする半導体装置にある。
次に図面を参照して本発明の詳細な説明する。
第2図は本発明の実施例の半導体装置を示した断面図で
ある。本実施例に示すように、半導体ペレット2が導電
体カバー1で覆われている為、たとえモールドパッケー
ジ表面が帯電しても電界の影響はまったく受けないこと
になる。特に、導電体カバー1をリード4のGND(接
地)ビンと接合されれば、導電体カバー1に誘起された
電荷が接地へ逃げる為さらに好ましい状態となる0本構
造は、ICの外部雑音に対しても有効な手段と々る0 以上のように、本発明によれば、外部電界や外部雑音に
影響されることない極めて信頼性の高い半導体装置が得
られる。
ある。本実施例に示すように、半導体ペレット2が導電
体カバー1で覆われている為、たとえモールドパッケー
ジ表面が帯電しても電界の影響はまったく受けないこと
になる。特に、導電体カバー1をリード4のGND(接
地)ビンと接合されれば、導電体カバー1に誘起された
電荷が接地へ逃げる為さらに好ましい状態となる0本構
造は、ICの外部雑音に対しても有効な手段と々る0 以上のように、本発明によれば、外部電界や外部雑音に
影響されることない極めて信頼性の高い半導体装置が得
られる。
第1図は従来の半導体装置の断面図、第2図は本発明の
実施例の半導体装置を示す断面図である。 面図において、 1・・・・・・導電性カバー、2・・・・・・半導体ベ
レット、3・・・・・・モールドパッケージ表面、4・
・・・・・リード、5・・・・・・チャンネル、S・・
・・・・ソース、G・・・・・・ゲート、D・・・・・
・ドレイン〇
実施例の半導体装置を示す断面図である。 面図において、 1・・・・・・導電性カバー、2・・・・・・半導体ベ
レット、3・・・・・・モールドパッケージ表面、4・
・・・・・リード、5・・・・・・チャンネル、S・・
・・・・ソース、G・・・・・・ゲート、D・・・・・
・ドレイン〇
Claims (1)
- 半導体ペレットの主面上に導電性の保設カックーを設け
たことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57183830A JPS5972748A (ja) | 1982-10-20 | 1982-10-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57183830A JPS5972748A (ja) | 1982-10-20 | 1982-10-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5972748A true JPS5972748A (ja) | 1984-04-24 |
Family
ID=16142586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57183830A Pending JPS5972748A (ja) | 1982-10-20 | 1982-10-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5972748A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183545A (ja) * | 1986-02-07 | 1987-08-11 | Rohm Co Ltd | 電子部品 |
| JPS6437043A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Resin-sealed semiconductor device |
| JPH02119166A (ja) * | 1988-10-27 | 1990-05-07 | Nec Corp | 樹脂封止型半導体装置 |
| JPH02278752A (ja) * | 1989-04-19 | 1990-11-15 | Mitsubishi Electric Corp | 半導体装置 |
| US5350943A (en) * | 1992-04-18 | 1994-09-27 | Temic Telefunken Microelectronic Gmbh | Semiconductor assembly, in particular a remote control reception module |
| FR2707798A1 (fr) * | 1993-07-12 | 1995-01-20 | Telecommunications Elect | Procédé d'encapsulation d'un dispositif à semi-conducteurs de puissance et encapsulage fabriqué selon ce procédé. |
| US5394014A (en) * | 1990-11-28 | 1995-02-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device improved in light shielding property and light shielding package |
| JPH08236652A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | 混成集積回路装置 |
| DE4143494C2 (de) * | 1990-11-28 | 1998-05-14 | Mitsubishi Electric Corp | Halbleitereinrichtung insb. für eine Chipkarte mit Abschirmung gegenüber Lichteinwirkung und damit verbundene Fehlfunktionen |
-
1982
- 1982-10-20 JP JP57183830A patent/JPS5972748A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183545A (ja) * | 1986-02-07 | 1987-08-11 | Rohm Co Ltd | 電子部品 |
| JPS6437043A (en) * | 1987-07-31 | 1989-02-07 | Nec Corp | Resin-sealed semiconductor device |
| JPH02119166A (ja) * | 1988-10-27 | 1990-05-07 | Nec Corp | 樹脂封止型半導体装置 |
| JPH02278752A (ja) * | 1989-04-19 | 1990-11-15 | Mitsubishi Electric Corp | 半導体装置 |
| US5394014A (en) * | 1990-11-28 | 1995-02-28 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device improved in light shielding property and light shielding package |
| DE4143494C2 (de) * | 1990-11-28 | 1998-05-14 | Mitsubishi Electric Corp | Halbleitereinrichtung insb. für eine Chipkarte mit Abschirmung gegenüber Lichteinwirkung und damit verbundene Fehlfunktionen |
| US5350943A (en) * | 1992-04-18 | 1994-09-27 | Temic Telefunken Microelectronic Gmbh | Semiconductor assembly, in particular a remote control reception module |
| FR2707798A1 (fr) * | 1993-07-12 | 1995-01-20 | Telecommunications Elect | Procédé d'encapsulation d'un dispositif à semi-conducteurs de puissance et encapsulage fabriqué selon ce procédé. |
| JPH08236652A (ja) * | 1995-02-28 | 1996-09-13 | Nec Corp | 混成集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4930037A (en) | Input voltage protection system | |
| US4385337A (en) | Circuit including an MOS transistor whose gate is protected from oxide rupture | |
| US5291051A (en) | ESD protection for inputs requiring operation beyond supply voltages | |
| JPH0151070B2 (ja) | ||
| CA1068008A (en) | Mos input protection structure | |
| GB1309049A (en) | Integrated circuit with a protective input circuit | |
| US5227327A (en) | Method for making high impedance pull-up and pull-down input protection resistors for active integrated circuits | |
| JPS54116887A (en) | Mos type semiconductor device | |
| JPS62104066A (ja) | 半導体保護装置 | |
| JPH0290669A (ja) | 半導体集積回路装置 | |
| JPS5980973A (ja) | ゲ−ト保護回路 | |
| KR960704357A (ko) | 반도체 장치와 함께 사용하기 위한 기생 mos 트랜지스터를 구비한 패드구조(pad structure with parasitic mos transistor for use with semiconductor devices) | |
| JPH0379120A (ja) | 入力保護回路 | |
| JP4795613B2 (ja) | 半導体装置 | |
| GB1255414A (en) | Protection means for semiconductor components | |
| US5196913A (en) | Input protection device for improving of delay time on input stage in semi-conductor devices | |
| JPS61263255A (ja) | 半導体装置のサ−ジ保護回路 | |
| JPS6010767A (ja) | 半導体装置 | |
| US5513064A (en) | Method and device for improving I/O ESD tolerance | |
| KR910007374B1 (ko) | 반도체소자의 입력단 지연시간 개선용 입력보호장치 | |
| JPS61100954A (ja) | 半導体装置 | |
| JPS60115253A (ja) | 半導体集積回路装置 | |
| JPS58202573A (ja) | 半導体集積回路装置 | |
| JPS61263276A (ja) | 半導体装置 | |
| JP2937325B2 (ja) | 半導体装置 |