JPS59745A - 故障検出装置 - Google Patents
故障検出装置Info
- Publication number
- JPS59745A JPS59745A JP57091653A JP9165382A JPS59745A JP S59745 A JPS59745 A JP S59745A JP 57091653 A JP57091653 A JP 57091653A JP 9165382 A JP9165382 A JP 9165382A JP S59745 A JPS59745 A JP S59745A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- exclusive
- output
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は並列冗長回路を具える装置の故障検出装置に
関する。
関する。
第１図に、この種の装置の従来例を回路図で示す。図に
おいて、１は並列冗長回路の入力信号、２．３及び４は
並列する信号発生回路で、共通の入力信号１に応答して
同一の回路信号（パルス）２ａ。
おいて、１は並列冗長回路の入力信号、２．３及び４は
並列する信号発生回路で、共通の入力信号１に応答して
同一の回路信号（パルス）２ａ。
３ａ及び４ａｔ夫々発生する。５ｔＪ：２アウトオブ３
回路で構成された出力部でろって、回路信号２ａ。
回路で構成された出力部でろって、回路信号２ａ。
３ａ及び４ａが導かれ、その出力５ａは図示しない回路
装ｒＩｔを制御する為の信号として用いられる。
装ｒＩｔを制御する為の信号として用いられる。
６＃−１故障検出装置でろって、回ＩＮ！ｒ悟号２ａと
３８を受ける排他的崗埋祁素子７９回１６ｏｇ号３ａと
４ａを受ける排他的論理素子８及び回路信号４ａと２ａ
金受ける排他的論理和素子９．併他的繊埋和累子１，８
及び９の夫々の出カフａ、＄ａ及び９ａを結合して故障
信号１０ａを出力する論理和素子１０を具えている。排
他的Ｗｉｉｉ埋叩索子７，８及び９の出力は図示しない
が夫々ラッチして対応する表示素子に導かれる。
３８を受ける排他的崗埋祁素子７９回１６ｏｇ号３ａと
４ａを受ける排他的論理素子８及び回路信号４ａと２ａ
金受ける排他的論理和素子９．併他的繊埋和累子１，８
及び９の夫々の出カフａ、＄ａ及び９ａを結合して故障
信号１０ａを出力する論理和素子１０を具えている。排
他的Ｗｉｉｉ埋叩索子７，８及び９の出力は図示しない
が夫々ラッチして対応する表示素子に導かれる。
？ｙ：、Ｖｃ１ この装置の動作を第２図を参照して説
明する。
明する。
信号発生回路２は正常時に入力信号１を受けると第２図
に示す如き時間巾Ｔぴの回路信号２ａを出力する。信号
発生回路３．４についても同様で、正常時には回路信号
２ａと同じ１ａ号を発生するので、排他的論理素子１．
８及び９は何れも出力せず、故障信号１０ａの発生はな
い。
に示す如き時間巾Ｔぴの回路信号２ａを出力する。信号
発生回路３．４についても同様で、正常時には回路信号
２ａと同じ１ａ号を発生するので、排他的論理素子１．
８及び９は何れも出力せず、故障信号１０ａの発生はな
い。
今１１ｇ号発生回Ｗ！？＋が故障して回ｗ！１１ｇ号４
ａが第２図に示す如き誤信号になったものと仮定する。
ａが第２図に示す如き誤信号になったものと仮定する。
信号発生回路４が故障しても、他の２つの信号発生回路
２と３が正常に動作し、夫々発生タイミングと出力中が
同じである所定の回路信号２ａ、３ａを出力するので、
出力部５は正しい入力で制御された信号５ａを発生する
。ところが、故障検出装ｆｆｔ６側では、排他的論理和
菓子８と９に上記誤信号が入力される為、排他的論理ｙ
Ｆｕ累子８は回路信号２ａと上記誤信号の不一致出力期
間に信号８ａを出力し、排他的論理和素子９は回路信号
３ａと上記誤信号の不一致出力期間に信号９ａ’（ｒ出
力し、論理オ０累子１０から故障信号１０ａが発生する
。
２と３が正常に動作し、夫々発生タイミングと出力中が
同じである所定の回路信号２ａ、３ａを出力するので、
出力部５は正しい入力で制御された信号５ａを発生する
。ところが、故障検出装ｆｆｔ６側では、排他的論理和
菓子８と９に上記誤信号が入力される為、排他的論理ｙ
Ｆｕ累子８は回路信号２ａと上記誤信号の不一致出力期
間に信号８ａを出力し、排他的論理和素子９は回路信号
３ａと上記誤信号の不一致出力期間に信号９ａ’（ｒ出
力し、論理オ０累子１０から故障信号１０ａが発生する
。
この従来装置では、上記のようにして故障回路の有無が
検出されるが、回路信号の１が正常でなくなっても２つ
の排他的論理和素子が信号を発生するので、該信号から
だけではどの回路が故障回路でるるかを判別することが
できず、故障回路のユニット交換には手間と時間がか＼
るという欠点がめった。
検出されるが、回路信号の１が正常でなくなっても２つ
の排他的論理和素子が信号を発生するので、該信号から
だけではどの回路が故障回路でるるかを判別することが
できず、故障回路のユニット交換には手間と時間がか＼
るという欠点がめった。
この発明は、上記した従来の欠点を除去する為になされ
たもので、回路信号に基づいて基準信号を発生する基準
信号回路を設け、この基準信号と各回路信号との出力期
間を排他的論理和菓子で比較する構成とすることにより
、故障回路音直ちに判別することができる故障検出装ｒ
ｄｔ、ヲ提供することを目的とする。
たもので、回路信号に基づいて基準信号を発生する基準
信号回路を設け、この基準信号と各回路信号との出力期
間を排他的論理和菓子で比較する構成とすることにより
、故障回路音直ちに判別することができる故障検出装ｒ
ｄｔ、ヲ提供することを目的とする。
以下、この発明の一実施例を図について説明する。
第３図において、２０ｔｉ基準１ｇ号回路であって、第
４図に示す如き構成の２アウト・オブ・３回路で構成さ
れている。基準信号回路２ｏには回路信号２ａ、３ａ及
び４ａが導かれ、その出力は基準信号２０ａとして用い
られる。第３図において、２１．２２及び２３は論理積
素子、２４は論理和素子でめる。３１は排他的論理和素
子でろって、回路信号２ａと基準信号２０ａｔｌ−受は
両信号の不一致出力期間の間、不一致信号３１ａを発生
する。
４図に示す如き構成の２アウト・オブ・３回路で構成さ
れている。基準信号回路２ｏには回路信号２ａ、３ａ及
び４ａが導かれ、その出力は基準信号２０ａとして用い
られる。第３図において、２１．２２及び２３は論理積
素子、２４は論理和素子でめる。３１は排他的論理和素
子でろって、回路信号２ａと基準信号２０ａｔｌ−受は
両信号の不一致出力期間の間、不一致信号３１ａを発生
する。
３２は排他的論理和素子であって、回路信号３ａと基準
信号ＺＵａを設け、両信号の不一致出力期間の間、不一
致信号３２ａｔ−出力する。３３は排他的論理和素子で
るって、回路信号４ａと基準信号２０３會受け、両信号
の不一致出力期間の間、不一致信号３３ａｔ出力する。
信号ＺＵａを設け、両信号の不一致出力期間の間、不一
致信号３２ａｔ−出力する。３３は排他的論理和素子で
るって、回路信号４ａと基準信号２０３會受け、両信号
の不一致出力期間の間、不一致信号３３ａｔ出力する。
不一致信号３１ａ、３２ａ及び３３ａは論理和素子１０
に人力されると共に、夫々対応する故障表示回路４１．
４２及び４３に導かれる。
に人力されると共に、夫々対応する故障表示回路４１．
４２及び４３に導かれる。
次に、この装置の動作金弟５図を参照して説明する。
信号発生回路２が正常に動作している場合には、入力信
号１に応答して第５図に示す回路信号２８を出力する。
号１に応答して第５図に示す回路信号２８を出力する。
他の信号発生回路３と４も正常動作時には回路信号２ａ
と同じタイミングで同じ時間巾の信号を発生する。この
為、基準信号２Ｌｌａと回路信号２ａ、３ａ及び斗ａは
タイミング及び時間巾において一致し、不一致信号３１
ａ、３２ａ及び３３ａは発生せず、故障信号１０ａの発
生はない。しかし、信号発生回路４だけが故障して回路
信号４ａが第５ばに示す如き誤信号４ｂとなった場合は
、排他的論理和菓子３１．３２は不一致信号３１ａ＠３
２ａを発生しないが、排他的論理和菓子３３が不一致信
号３３ａを出力するので、故障信号１υａが発生すると
共に、故障した信号発生回路４に対応する故障表示回Ｎ
Ｚ＋３だけが点灯動作する。
と同じタイミングで同じ時間巾の信号を発生する。この
為、基準信号２Ｌｌａと回路信号２ａ、３ａ及び斗ａは
タイミング及び時間巾において一致し、不一致信号３１
ａ、３２ａ及び３３ａは発生せず、故障信号１０ａの発
生はない。しかし、信号発生回路４だけが故障して回路
信号４ａが第５ばに示す如き誤信号４ｂとなった場合は
、排他的論理和菓子３１．３２は不一致信号３１ａ＠３
２ａを発生しないが、排他的論理和菓子３３が不一致信
号３３ａを出力するので、故障信号１υａが発生すると
共に、故障した信号発生回路４に対応する故障表示回Ｎ
Ｚ＋３だけが点灯動作する。
なお、この実施例でｅま、基１１！ｉｇ号回路２０を設
けているが、出力部５が２アウト・オン３回路で構成さ
れている場合には、出力部５の出力を基準信号として用
いることができる。
けているが、出力部５が２アウト・オン３回路で構成さ
れている場合には、出力部５の出力を基準信号として用
いることができる。
以上の如く、この発明によれば、回路信号が人力され該
入力中に同じ信号がある礪曾にこれｔ−基＄１ｇ号とし
て出力する基準１ｄ号回路を設け、回路信号の各々を排
・池的論理オ０累子で上記基準信号と比較しその結果を
夫々対応する故障表示回路に導く構成としたことによシ
、回路信号の一つが正常信号でなくなった場合にこれ倉
出力した故障回路を正確に知ることができるので故障回
＠ヤニニット交侯や基板変換を故障回路検出後すみやか
に行うことができる。
入力中に同じ信号がある礪曾にこれｔ−基＄１ｇ号とし
て出力する基準１ｄ号回路を設け、回路信号の各々を排
・池的論理オ０累子で上記基準信号と比較しその結果を
夫々対応する故障表示回路に導く構成としたことによシ
、回路信号の一つが正常信号でなくなった場合にこれ倉
出力した故障回路を正確に知ることができるので故障回
＠ヤニニット交侯や基板変換を故障回路検出後すみやか
に行うことができる。
第１図は従来の故嘩慣出装置のブロック図、第２図は上
記故障検出装置のｇｒＪＪ作を説明する為の波形タイム
チャート、第３図はこのに明による故障検出装置の実Ｉ
Ｍ列のブロック図、第４図は上記実流例における基準１
６号回路の回路図、第５図は上記実ノ油列の動作を説明
゛ｒる為の波形タイムチャートでるる。 図において、２０・・・基準信号回路、３１．３２．３
３・・・ａ池的崗理叩素子、４１．４２．４３−・・故
＊表示回路。 なお、図中、同一符号は同−ｙ、は相当部分金示す。 代理人 葛 野 信 − 第１図 第２図 ０ ＩＯα 第３図 ２７１− 第４図 第す図 ００ 特許庁長官殿 １．事件の表示 特願昭 ５７−９１＋’＋５３号
３、補正をする者 代表者片山仁へ部 明細書の発明の詳細な説明の欄 ６、 補正の内容 （１）明細書の第２頁第５行の「排他的論理和素子８」
を「排他的論理和素子９」と訂正する。 （２）同第２頁第６行の「排他的論理和素子９」を「排
他的論理和素子８」と訂正する。 （３）同第３頁第１４行の「回路信号の１が」を１回路
信号の１つが」と訂正する。 （４）同第５頁第４行の「論理和素子１０に」を「論理
和素子１６に」と訂正する。 以上
記故障検出装置のｇｒＪＪ作を説明する為の波形タイム
チャート、第３図はこのに明による故障検出装置の実Ｉ
Ｍ列のブロック図、第４図は上記実流例における基準１
６号回路の回路図、第５図は上記実ノ油列の動作を説明
゛ｒる為の波形タイムチャートでるる。 図において、２０・・・基準信号回路、３１．３２．３
３・・・ａ池的崗理叩素子、４１．４２．４３−・・故
＊表示回路。 なお、図中、同一符号は同−ｙ、は相当部分金示す。 代理人 葛 野 信 − 第１図 第２図 ０ ＩＯα 第３図 ２７１− 第４図 第す図 ００ 特許庁長官殿 １．事件の表示 特願昭 ５７−９１＋’＋５３号
３、補正をする者 代表者片山仁へ部 明細書の発明の詳細な説明の欄 ６、 補正の内容 （１）明細書の第２頁第５行の「排他的論理和素子８」
を「排他的論理和素子９」と訂正する。 （２）同第２頁第６行の「排他的論理和素子９」を「排
他的論理和素子８」と訂正する。 （３）同第３頁第１４行の「回路信号の１が」を１回路
信号の１つが」と訂正する。 （４）同第５頁第４行の「論理和素子１０に」を「論理
和素子１６に」と訂正する。 以上
Claims (1)
- 並列冗長回路の各回路信号を夫々１つの人力とし、基準
信号回路が出力する基準信号を他の１つの入力とする排
他的論理和素子、該排他的論理和素子の出力が夫々導か
れる故障表示回路を具え、上記基準信号回路が、上記各
回路信号を受は入力中に同じ信号がめる場合にこれを基
準信号として出力することを特徴とする故障検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57091653A JPS59745A (ja) | 1982-05-27 | 1982-05-27 | 故障検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57091653A JPS59745A (ja) | 1982-05-27 | 1982-05-27 | 故障検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59745A true JPS59745A (ja) | 1984-01-05 |
Family
ID=14032463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57091653A Pending JPS59745A (ja) | 1982-05-27 | 1982-05-27 | 故障検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59745A (ja) |
-
1982
- 1982-05-27 JP JP57091653A patent/JPS59745A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357491A (en) | Clock selection control device | |
| US4342112A (en) | Error checking circuit | |
| US4490581A (en) | Clock selection control circuit | |
| JPS59745A (ja) | 故障検出装置 | |
| JPS61141022A (ja) | キ−ボ−ド・インタ−フエ−ス回路の試験装置 | |
| JP2885575B2 (ja) | 補助リレー駆動回路 | |
| JPS61170133A (ja) | カウンタ回路 | |
| SU645160A2 (ru) | Устройство дл указани неисправности в дублированных дискретных автоматах | |
| KR100263923B1 (ko) | 신호 처리 이중화 회로 | |
| JPH0198034A (ja) | 多重冗長系回路 | |
| JPS588351A (ja) | 演算試験回路 | |
| JP2569892B2 (ja) | 切替制御監視回路 | |
| JP2004042906A (ja) | フエール・セーフ多数決論理回路を備えたパラレル出力型電子連動装置 | |
| JPS63254821A (ja) | Ｃ−ｍｏｓ構造の論理回路 | |
| JPH0553849A (ja) | Ｌｓｉ制御システム | |
| SU1100766A1 (ru) | Устройство дл индикации отказов в резервированных системах | |
| JPH04215080A (ja) | 故障検出回路 | |
| JPH0646389B2 (ja) | シフトパス故障診断装置 | |
| JPS59108422A (ja) | クロツク選択回路 | |
| JPS6234436A (ja) | デ−タ障害検出回路 | |
| JPS62115550A (ja) | 警報制御装置 | |
| JPS6116092B2 (ja) | ||
| JPS5872226A (ja) | クロツク切替え回路 | |
| JPH0646390B2 (ja) | シフトパス故障診断装置 | |
| JPS6273754A (ja) | 半導体集積回路 |