JPS5975718A - トランジスタスイツチング回路 - Google Patents
トランジスタスイツチング回路Info
- Publication number
- JPS5975718A JPS5975718A JP18604782A JP18604782A JPS5975718A JP S5975718 A JPS5975718 A JP S5975718A JP 18604782 A JP18604782 A JP 18604782A JP 18604782 A JP18604782 A JP 18604782A JP S5975718 A JPS5975718 A JP S5975718A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistance
- sat
- collector
- hfe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、モス電界効果トランジスタ（以下ＭＯ８）
ランジスタと云う）とバイポーラトランジスタ（以下ト
ランジスタと云う）のダーリントン接続において、スイ
ッチングモードで使用する場合の異常発熱を防止したト
ランジスタスイッチング回路に関する。
ランジスタと云う）とバイポーラトランジスタ（以下ト
ランジスタと云う）のダーリントン接続において、スイ
ッチングモードで使用する場合の異常発熱を防止したト
ランジスタスイッチング回路に関する。
従来のこの種の回路は第１図に示すように、ＭＯ８Ｉ−
ランジスタＱ、とトランジスタＱ、のダーリントン接続
において、ＭＯＳ）ランジスタＱ。
ランジスタＱ、とトランジスタＱ、のダーリントン接続
において、ＭＯＳ）ランジスタＱ。
のゲートＧとトランジスタＱ２のエミッタの間にバイア
スを力え、トランジスタＱ、のコレクタ側端子Ｃとエミ
ッタ側端子Ｅ間に駆動電圧を加えてスイッチング動作を
させている。
スを力え、トランジスタＱ、のコレクタ側端子Ｃとエミ
ッタ側端子Ｅ間に駆動電圧を加えてスイッチング動作を
させている。
このような従来の回路では、スイッチ特性、駆動電力の
点でよいが、トランジスタＱ２のコレクターエミッタ間
飽和電圧ＶＣＢ （ｓａｔ ）は、コレクタ電流Ｉｃが
増大すれば同様に増大して飽和時の損−失Ｐ□Ｈ−Ｖｃ
Ｅ（ｓａｔ’） ｘ ｉ ｃは犬となり異常発熱の原因
となる欠点があった。
点でよいが、トランジスタＱ２のコレクターエミッタ間
飽和電圧ＶＣＢ （ｓａｔ ）は、コレクタ電流Ｉｃが
増大すれば同様に増大して飽和時の損−失Ｐ□Ｈ−Ｖｃ
Ｅ（ｓａｔ’） ｘ ｉ ｃは犬となり異常発熱の原因
となる欠点があった。
すなわち、第１図の等価回路を示す第２図によってその
理由を説明する。ここでＭＯＳ）ランジスタ（１１の各
チャンネル間の接合容剛は無視して考える。
理由を説明する。ここでＭＯＳ）ランジスタ（１１の各
チャンネル間の接合容剛は無視して考える。
第２図において、トランジスタＱ２のコレクターエミッ
タ間の飽和電圧をＶｃＥ（ｓａｔ）と１〜て、Ｒｏｎ・
・・・・・・・・ＭＯＳ）ランジスタのドレイン−ソー
ス間負荷（ＯＮ）時の抵抗 Ｉｃ・・・・・・・・・トランジスタのコレクタ電流Ｖ
ＩＩＥ・・・・・・・・トランジスタのペース・エミッ
タ間電圧 ｈｆｅ・・・・・・・・・トランジスタの電流増幅率Ｉ
Ｉｕ ・・・・・・・・・トランジスタのベース電流
とすれば、 ＶＣＥ（ｓａｔ）＝１（、ｏｎ４Ｂ−）−ＶＢＥ−・・
・−−−−−−・ｔｌ）１ Ｂ ＝ ＩＣ／ｈ ｆ ｅ
・＝ −−−１２）が成立し、 ＋１１
、 ＋２１式よりＶＣＥ （ｓａｔ ）＝ ）もｏｎ
・ ：（二！−＋ ＶＢＥ −−−＋３）ｈｆｅ が成立する。
タ間の飽和電圧をＶｃＥ（ｓａｔ）と１〜て、Ｒｏｎ・
・・・・・・・・ＭＯＳ）ランジスタのドレイン−ソー
ス間負荷（ＯＮ）時の抵抗 Ｉｃ・・・・・・・・・トランジスタのコレクタ電流Ｖ
ＩＩＥ・・・・・・・・トランジスタのペース・エミッ
タ間電圧 ｈｆｅ・・・・・・・・・トランジスタの電流増幅率Ｉ
Ｉｕ ・・・・・・・・・トランジスタのベース電流
とすれば、 ＶＣＥ（ｓａｔ）＝１（、ｏｎ４Ｂ−）−ＶＢＥ−・・
・−−−−−−・ｔｌ）１ Ｂ ＝ ＩＣ／ｈ ｆ ｅ
・＝ −−−１２）が成立し、 ＋１１
、 ＋２１式よりＶＣＥ （ｓａｔ ）＝ ）もｏｎ
・ ：（二！−＋ ＶＢＥ −−−＋３）ｈｆｅ が成立する。
（３）式はトランジスタＱ２の飽和電圧ＶＣＥ（Ｓａｔ
）がコレクタ電流Ｉｃが増大すれば同様に増大すること
を示している。従って、飽和時の損失Ｐ□ｎは、ＶｃＥ
（ｓａｔ ）・Ｉｃであるから、これに比例してスイ
ッチング回路が発熱する。
）がコレクタ電流Ｉｃが増大すれば同様に増大すること
を示している。従って、飽和時の損失Ｐ□ｎは、ＶｃＥ
（ｓａｔ ）・Ｉｃであるから、これに比例してスイ
ッチング回路が発熱する。
この発熱の原因である飽和時の損失Ｐｏｎを少しでも小
さくする方法として、電流増幅率ｈｆｅを大きくするこ
とが考えられるが、根本的な解決方法ではない。
さくする方法として、電流増幅率ｈｆｅを大きくするこ
とが考えられるが、根本的な解決方法ではない。
この発明は、叙上の問題点に着目してなされたもので、
ＭＯＳ）ランジスタとトランジスタのダーリントン接続
において、トランジスタのコレクタに所望の値の抵抗を
接続することによって、スイッチング回路の飽和時の損
失を小さくシ、極力発熱を押え、この種スイッチング回
路の良好なスイッチング特性、低駆動電力等の性質を損
うことなく異状発熱によるスイッチング回路の素子の破
壊全防止したトランジスタ・スイッチング回路を提供す
ること全目的とする。
ＭＯＳ）ランジスタとトランジスタのダーリントン接続
において、トランジスタのコレクタに所望の値の抵抗を
接続することによって、スイッチング回路の飽和時の損
失を小さくシ、極力発熱を押え、この種スイッチング回
路の良好なスイッチング特性、低駆動電力等の性質を損
うことなく異状発熱によるスイッチング回路の素子の破
壊全防止したトランジスタ・スイッチング回路を提供す
ること全目的とする。
以下、この発明の実施例忙第３図以下に基いて説明する
。
。
上述の各式（１１、（２１、（３１より、飽和電圧ＶＣ
Ｅ（ｓａｔ）を下げるためには、コレクタ電流に比例し
たペース電流ＬＢ−ｊ’なわち、Ｉｂ＝ＩＣ／ｈｆｅな
る状態が常に維持されなければならない。つまり、（３
）式におけるＭＯＳトランジスタのドレイン−ソース間
ＯＮ抵抗ＲＯｎの影醤が無くなる様に回路を構成すれば
よい。
Ｅ（ｓａｔ）を下げるためには、コレクタ電流に比例し
たペース電流ＬＢ−ｊ’なわち、Ｉｂ＝ＩＣ／ｈｆｅな
る状態が常に維持されなければならない。つまり、（３
）式におけるＭＯＳトランジスタのドレイン−ソース間
ＯＮ抵抗ＲＯｎの影醤が無くなる様に回路を構成すれば
よい。
第３図において、第１図と同一機能で同一物については
説明を一部省略する。
説明を一部省略する。
第３図の回路と、第１図の回路との基本的な違いはトラ
ンジスタＱ２のコレクタ電極ｃｏとＭＯＳトランジスタ
Ｑ、のドレイン電極しの間に抵抗Ｒｃ（抵抗値も同符号
で示す）を附加したものである。
ンジスタＱ２のコレクタ電極ｃｏとＭＯＳトランジスタ
Ｑ、のドレイン電極しの間に抵抗Ｒｃ（抵抗値も同符号
で示す）を附加したものである。
第３図の回路の等師回路は第４図によって示され１作用
を、数式を参照して説明すると、第４図では、（４）式
乃至（１１１式が成立する。
を、数式を参照して説明すると、第４図では、（４）式
乃至（１１１式が成立する。
Ｉｃ
１Ｂ＝葭 ・・・・・・・・・・・・・・・
・・・・・・・・・（４）１１３＝ Ｖｃ−Ｖｎｎ
、、、 、、、 、、、 、、、 、、、 、、
、 、、、 、、、（５）１もｏｎ Ｖｃ＝ ｌもＣ・Ｉ Ｃ−）ＶｅＢ（ｓａｔ）
−−−−＋６）（６）式を（５）式に代入して ＩＢ＝□□□呂枯旧旬川づ肌 ・用・・・・（７）（４
）式ケ（７）式に代入して整理すれば■８ｉｃ （Ｒ
Ｃ−Ｉｃ＋ＶｃＢ（ｓａｔ） ）−ＶＴ３Ｅ−肩τ−。
・・・・・・・・・（４）１１３＝ Ｖｃ−Ｖｎｎ
、、、 、、、 、、、 、、、 、、、 、、
、 、、、 、、、（５）１もｏｎ Ｖｃ＝ ｌもＣ・Ｉ Ｃ−）ＶｅＢ（ｓａｔ）
−−−−＋６）（６）式を（５）式に代入して ＩＢ＝□□□呂枯旧旬川づ肌 ・用・・・・（７）（４
）式ケ（７）式に代入して整理すれば■８ｉｃ （Ｒ
Ｃ−Ｉｃ＋ＶｃＢ（ｓａｔ） ）−ＶＴ３Ｅ−肩τ−。
。 −＋８）
Ｒｃ−Ｉｃ＋ＶｃＥ（ｓａｔ ） ＝ ・４“υ１′＋
ｙＢＥ１ｆｅ ０ｎ−ＩＣ ＩＬＣ−ＩＣ＝＝＋（ＶＢＥ−ＶＣＥ（ｓａｔ） ）こ
こで、（ＶＢＥ −ＶｃＦｉ（ｓａｔ ）％ ０とずれ
ばａｃ、・Ｉ Ｃ、Ｌ’ｏｎ φＩ Ｃ ｈｆｅ Ｒｏｎ 従って、ＲＣＬ、１１ｆｅ ・・・・・
・・・・・・・（９）（９）式の結果を（７）式に代入
すれば。
ｙＢＥ１ｆｅ ０ｎ−ＩＣ ＩＬＣ−ＩＣ＝＝＋（ＶＢＥ−ＶＣＥ（ｓａｔ） ）こ
こで、（ＶＢＥ −ＶｃＦｉ（ｓａｔ ）％ ０とずれ
ばａｃ、・Ｉ Ｃ、Ｌ’ｏｎ φＩ Ｃ ｈｆｅ Ｒｏｎ 従って、ＲＣＬ、１１ｆｅ ・・・・・
・・・・・・・（９）（９）式の結果を（７）式に代入
すれば。
■、：■もｏｎ／ｈｆｅ −１ｃ＋ｖｃＥ（ｓａｔ
−ＶＢＥ 、、、ｏ。
−ＶＢＥ 、、、ｏ。
Ｒｏｎ
ＶＣＩ；’、 （５ａｔ）−ＶｎＥ＝ｏとすれば、００
式は■、ｔ＜、ｏｎ−遣一 ”Ｒｏｎ−ｈｆｅ 従って 、Ｂ−Ｉｃ−・・・・・・・・・・・・・・
・（ｌＩ＋ｆｅ （９）式で示される値の抵抗Ｒｃｉ）ランジスタＱ。
式は■、ｔ＜、ｏｎ−遣一 ”Ｒｏｎ−ｈｆｅ 従って 、Ｂ−Ｉｃ−・・・・・・・・・・・・・・
・（ｌＩ＋ｆｅ （９）式で示される値の抵抗Ｒｃｉ）ランジスタＱ。
のコレクタＣｏとＭＯＳトランジスタＱ、のドレインＤ
の間に挿入することにより、ペース電ａ Ｉ Ｅはコレ
クタ電流ＩＣに比例しだ値のものが供給されることにな
り、トランジスタＱ２は十分飽和し。
の間に挿入することにより、ペース電ａ Ｉ Ｅはコレ
クタ電流ＩＣに比例しだ値のものが供給されることにな
り、トランジスタＱ２は十分飽和し。
小さな飽和電圧Ｖｃ＋ｖ （ｓａｔ ）が得られること
になる。
になる。
そこで、第４図における飽和時の損失ＰＯｎはＰｏｎ＝
ＶＣＢ（ｓａｔ）−ＩＣで必るがら飽和電圧ＶＣＥ（ｓ
ａが極力小さいことが望ましいが、第３図の回路（等価
回路第４図）では小さくできる。例えばＭＯＳトランジ
スタＱ、のＯＮ抵抗Ｆ（ｏｎを１Ωとし、トランジスタ
Ｑ２の電流増幅率ｈｆｅを２０とすれば、挿入する抵抗
）＜Ｃの抵抗値ＲｃはＲｃ＝ｌもｏｎ／ｈｆｅ＝ＩＱ／
２Ｏ−＝０．０．５Ωとなり、抵抗値が小さいだめ抵抗
Ｒｃでの発熱は小さく押えられる。しかし抵抗Ｒｃが大
きくなるとこの発熱は大きくなってしまう。
ＶＣＢ（ｓａｔ）−ＩＣで必るがら飽和電圧ＶＣＥ（ｓ
ａが極力小さいことが望ましいが、第３図の回路（等価
回路第４図）では小さくできる。例えばＭＯＳトランジ
スタＱ、のＯＮ抵抗Ｆ（ｏｎを１Ωとし、トランジスタ
Ｑ２の電流増幅率ｈｆｅを２０とすれば、挿入する抵抗
）＜Ｃの抵抗値ＲｃはＲｃ＝ｌもｏｎ／ｈｆｅ＝ＩＱ／
２Ｏ−＝０．０．５Ωとなり、抵抗値が小さいだめ抵抗
Ｒｃでの発熱は小さく押えられる。しかし抵抗Ｒｃが大
きくなるとこの発熱は大きくなってしまう。
そこで、この場合にこの発熱を防止するには、トランジ
スタの電流増幅率ｈｆｅを太きくするため、第５図に示
す他の実施例のように第３図におけるトランジスタＱ２
の代シにダーリントン接続されたトランジスタ（コ３と
トランジスタＱ４と’ｉ１、個のトランジスタと考え、
この場合の抵抗ＲＣは Ｂ Ｃ：＝ １（′ｏ ｎ ｈｆｅ、 Ｘ ｈｆｅ２ °−°−＝ °ａδ但
ｈｆｅ 、はトランジスタＱ３の電流増幅率＞
ｈ ｆｅ・ｆｄ″２″′″ｐＱ、（７）“ｌ増幅率で
ある。
スタの電流増幅率ｈｆｅを太きくするため、第５図に示
す他の実施例のように第３図におけるトランジスタＱ２
の代シにダーリントン接続されたトランジスタ（コ３と
トランジスタＱ４と’ｉ１、個のトランジスタと考え、
この場合の抵抗ＲＣは Ｂ Ｃ：＝ １（′ｏ ｎ ｈｆｅ、 Ｘ ｈｆｅ２ °−°−＝ °ａδ但
ｈｆｅ 、はトランジスタＱ３の電流増幅率＞
ｈ ｆｅ・ｆｄ″２″′″ｐＱ、（７）“ｌ増幅率で
ある。
０２式によって抵抗ＲｅＯ値は極めて小さくなり、抵抗
Ｈｅによる電力損失を減少することができる。
Ｈｅによる電力損失を減少することができる。
第３図の回路での実際の例を下記に示すと、Ｉｃ＝１５
Ａ 、 ＶｃＢ（５ａｔ）＝ １．５Ｖ 、 ｈｆｅ＝
２０ （ＭＩＮ）を用い、ＭＯＳトランジスタＱＩ と
してＩもｏｎ＝ｌｊ３Ω（ＭＡＸ） 抵抗Ｒｅ＝０．
２０の条件において、抵抗Ｈｃの有無にょｐ、次の様な
効果が得られた。
Ａ 、 ＶｃＢ（５ａｔ）＝ １．５Ｖ 、 ｈｆｅ＝
２０ （ＭＩＮ）を用い、ＭＯＳトランジスタＱＩ と
してＩもｏｎ＝ｌｊ３Ω（ＭＡＸ） 抵抗Ｒｅ＝０．
２０の条件において、抵抗Ｈｃの有無にょｐ、次の様な
効果が得られた。
但し ＩＣ＝１２Ａの場合
上記のように、０，２Ωの抵わＥをトランジスタＱ２の
コレクタに接続してもスイッチング特性にはほとんど影
響がないことが確認された。
コレクタに接続してもスイッチング特性にはほとんど影
響がないことが確認された。
すなわち、従来のＭＯ８トランジスタとバイポーラトラ
ンジスタとのダーリントン接続したスイッチング回路は
、トランジスタの電句蓄積効果（ストレージタイム）が
なく、駆動電力は極めて小さくで良いので、大電力トラ
ンジスタを駆動する場合等に有効な手段であるが、異常
発熱を起しやすいという欠点があったのをスイッチング
特性を低下させることなくこの欠点を除去することがで
きる。
ンジスタとのダーリントン接続したスイッチング回路は
、トランジスタの電句蓄積効果（ストレージタイム）が
なく、駆動電力は極めて小さくで良いので、大電力トラ
ンジスタを駆動する場合等に有効な手段であるが、異常
発熱を起しやすいという欠点があったのをスイッチング
特性を低下させることなくこの欠点を除去することがで
きる。
以」二述べたように、この発明によれば、モス電界効果
トランジスタとダーリントン接続されたバイポーラトラ
ンジスタのコレクタ側に適性な抵抗を挿入することによ
って、スイッチング回路の飽和時の損失を極力小さくシ
、シかもスイッチング特性を損なわないように構成しだ
から、スイッチング特性がよく、かつ異常発熱を防止し
たスイッチング回路が得られ、放電加工機用電源、モー
タコントロール、スイッチングレギュレータ用のスイッ
チング回路として信頼性のある好適なものが得られる。
トランジスタとダーリントン接続されたバイポーラトラ
ンジスタのコレクタ側に適性な抵抗を挿入することによ
って、スイッチング回路の飽和時の損失を極力小さくシ
、シかもスイッチング特性を損なわないように構成しだ
から、スイッチング特性がよく、かつ異常発熱を防止し
たスイッチング回路が得られ、放電加工機用電源、モー
タコントロール、スイッチングレギュレータ用のスイッ
チング回路として信頼性のある好適なものが得られる。
第１図は、従来のトランジスタスイッチング回路を示す
回路図、第２図は、第１図の回路の等価回路図、第３図
は、この発明によるトランジスタスイッチング回路の一
実施例を示す回路図、第４図は、第３図の回路の等飢回
路図、第５図は、この発明による他の実施例を示す回路
図である。 Ｑ、・・・・・・・・・モス電界効果トランジスタＱ２
・・・・・・・・・バイポーラトランジスタＲｃ・・・
・・・・・・抵抗 Ｒｏｎ・・・・・・・・・モス電界効果トランジスタの
負荷時の抵抗（＋＆ ｈｆｅ・・・・・・・・・バイポーラトランジスタの電
流増幅率
回路図、第２図は、第１図の回路の等価回路図、第３図
は、この発明によるトランジスタスイッチング回路の一
実施例を示す回路図、第４図は、第３図の回路の等飢回
路図、第５図は、この発明による他の実施例を示す回路
図である。 Ｑ、・・・・・・・・・モス電界効果トランジスタＱ２
・・・・・・・・・バイポーラトランジスタＲｃ・・・
・・・・・・抵抗 Ｒｏｎ・・・・・・・・・モス電界効果トランジスタの
負荷時の抵抗（＋＆ ｈｆｅ・・・・・・・・・バイポーラトランジスタの電
流増幅率
Claims (1)
- モス電界効果トランジスタとバイポーラトランジスタと
のダーリントン接続回路において、前記モスη」界効果
トランジスタのドレインと前記バイポーラトランジスタ
のコレクタとの間を、前記モス電界効果トランジスタの
ドレイン−ソース間の負荷時の抵抗値を前記バイポーラ
トランジスタの電流増幅率で除した値およびその近似値
の抵抗値の抵抗で接続したことを特徴とするトランジス
タスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18604782A JPS5975718A (ja) | 1982-10-25 | 1982-10-25 | トランジスタスイツチング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18604782A JPS5975718A (ja) | 1982-10-25 | 1982-10-25 | トランジスタスイツチング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5975718A true JPS5975718A (ja) | 1984-04-28 |
Family
ID=16181465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18604782A Pending JPS5975718A (ja) | 1982-10-25 | 1982-10-25 | トランジスタスイツチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5975718A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279711A (ja) * | 1986-05-28 | 1987-12-04 | Fuji Electric Co Ltd | 複合半導体装置 |
| JP2012253752A (ja) * | 2011-05-06 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5226181A (en) * | 1975-08-22 | 1977-02-26 | Nippon Telegr & Teleph Corp <Ntt> | Semi-conductor integrated circuit unit |
| JPS55928A (en) * | 1978-06-17 | 1980-01-07 | Nippon Signal Co Ltd | Change delivering device in automatic selling machine |
-
1982
- 1982-10-25 JP JP18604782A patent/JPS5975718A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5226181A (en) * | 1975-08-22 | 1977-02-26 | Nippon Telegr & Teleph Corp <Ntt> | Semi-conductor integrated circuit unit |
| JPS55928A (en) * | 1978-06-17 | 1980-01-07 | Nippon Signal Co Ltd | Change delivering device in automatic selling machine |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279711A (ja) * | 1986-05-28 | 1987-12-04 | Fuji Electric Co Ltd | 複合半導体装置 |
| JP2012253752A (ja) * | 2011-05-06 | 2012-12-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3582713A (en) | Overcurrent and overvoltage protection circuit for a voltage regulator | |
| JPH0265409A (ja) | 電圧クランプ差動シングル・エンド比較器 | |
| KR930006728B1 (ko) | 반도체 집적회로 | |
| JP3583803B2 (ja) | 半導体デバイス | |
| EP0512605A1 (en) | Power device having reverse-voltage protection | |
| EP0132863B1 (en) | Protection circuit | |
| US4213068A (en) | Transistor saturation control | |
| US2877310A (en) | Semiconductor amplifiers | |
| JPS5975718A (ja) | トランジスタスイツチング回路 | |
| US4158179A (en) | Amplifier circuit | |
| US4672235A (en) | Bipolar power transistor | |
| JPS58190131A (ja) | 特に無接触動作する電子スイツチ装置 | |
| JP2003078361A (ja) | 電源回路及び半導体装置 | |
| JPH027714A (ja) | 異常電流時の素子の保護装置 | |
| JPH06216738A (ja) | フォトカプラ装置 | |
| JPH0235552B2 (ja) | ||
| JPH05244736A (ja) | 給電装置 | |
| JPS6072405A (ja) | 線形増幅器出力段回路 | |
| US3351866A (en) | Amplifier circuit having separate and independent output and biasing paths | |
| SU661532A2 (ru) | Стабилизатор напр жени | |
| JP2996018B2 (ja) | 電源回路 | |
| JP2024065971A (ja) | 整流作用を有する制御回路 | |
| GB2148622A (en) | Electronic control circuit | |
| SU993229A2 (ru) | Стабилизатор посто нного напр жени | |
| SU836630A1 (ru) | Стабилизированный источник питани |