JPS5979594A - 電子要素を接続するための基板及びその製造方法 - Google Patents

電子要素を接続するための基板及びその製造方法

Info

Publication number
JPS5979594A
JPS5979594A JP57191731A JP19173182A JPS5979594A JP S5979594 A JPS5979594 A JP S5979594A JP 57191731 A JP57191731 A JP 57191731A JP 19173182 A JP19173182 A JP 19173182A JP S5979594 A JPS5979594 A JP S5979594A
Authority
JP
Japan
Prior art keywords
substrate
filament
coating
metal
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57191731A
Other languages
English (en)
Inventor
チヤ−ルズ・エル・ラツセン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kollmorgen Technologies Corp
Original Assignee
Kollmorgen Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kollmorgen Technologies Corp filed Critical Kollmorgen Technologies Corp
Publication of JPS5979594A publication Critical patent/JPS5979594A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/06—Arrangements of circuit components or wiring on supporting structure on insulating boards, e.g. wiring harnesses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/103—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding or embedding conductive wires or strips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Chemically Coating (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この，発明はフィラメント部材を有するととも（ｌζ、
電子要素を支持して互いに接続する基板と、そのような
基板を作るための方法及びその方法を実施するだめの装
置に関するものであり、さらにはそれによって生産され
る基板に関するものである。
１９７２年７月４日付米国特許第３，６７４，６０２号
、及び同日付米国特許第３，６７４，９１４号、並びに
１９７９年２月２日付米国特許願第９，０８２号はいず
れも、ワイヤのフィラメント部材’ｔ利用する回路基盤
、及びそのような基盤をつくるための方法と装置を開示
している。それらの開示におりて、ワイヤは絶縁、基劇
や絶縁台のエネルギーにより活性化する表面（工不ルギ
ー活性面）上に敷設される。ワイヤはヘッドにより、予
め選定されたパターンにおいて表面上に敷設される。ヘ
ッドは付勢され、ワイヤが表面と接触する時表面を活性
化させ、このワイヤを台表べ゜−ス 面或いは基盤表面に接着させる。４ｇ，ヘッド，及びワ
イヤの移動及びヘッドの活性化は、ワイベース ヤが精密なパターンで基盤に配設かつ固定されるような
方法において制御される。ワイヤは切断され、続いて表
面を金属化すべく露出するために貫通孔をあけられる。
切断されたワイヤ及びあけられた穴は金属化され、ワイ
ヤによってベース 電気的に接続された基盤の端子穴を形成することになる
。これらの電気的に接続された端子穴ベース ぱ、基盤に取イτ１けられ、たとえばハンダＬ」け等に
よ９これに接続された素子リード線を受け入れる。精密
な電子パッケージはこのようにして形成される。
手配線に代えて、ワイヤ敷設及びプリント式回路盤を使
用するそのような電子パッケージの実施は、電子装置の
大きさと重さを減少させた。
大きさと重量のより以上の減少はＩＣの発達と一般的な
実用性を通して達成されたものである。
そのようなＩＣにおいて、異なった電子作用を行なう複
数の電子要素は、マイクロ・エレク１・ロニツク・パッ
グ−ジ内に組込１れるべき半導体面上に形成される。こ
のようなパッケージは、通常二重インラインパッケージ
と呼ばれ、これはリード線の配列をそれにＪ：９電気接
点が集積回路（ＩＣ）に接続されるように具体的に構成
するものである。リード線はまた、ワイヤー敷設型回路
盤又はプリント回路板における穴にパツケーシを取イ−
・」け、かつ接続するものである。
そのような二重インラインパッケージのリード線は、パ
ッケージのプラスチック本体或いはセラミック本体から
延びる平行な２列において、共通的に２５πｍ（１００
ｍｉｌ）間隔をおいて配置される。列は約１０關（４０
０ｍｉｌ）或いはそれ以上離してあり、パッケージは低
密度なワイヤーパターン又はプリントによる回路板にお
いて、約１．３ｍｍ（５Ｑｍｉｌ）の格子パターンニ配
置さ′ｔ１．た導，体としばしば接続される。
約２５問（１００１ηｉｌ）の、中央部にリード線をも
つ二重インフインパッケージ，及び約１３７＃ｍ（５Ｑ
ｍｉｌ）の格子パターンをもつ基盤が、広範囲な使用に
供されるようになったが、その一方では電子装置の大き
さと重さを減少させること，及び単位体積あたりの機能
（ファンクション）数を増加させることについての要求
は、より重大なものとなってきた。少ないヌベーヌにお
いて、より多くの電子機能を働かせたいという最近の傾
向において最も重要な事は、ＩＣの設計者と製造者であ
る。ＩＣの機能数を増加することの−つの結果は、１個
のマイクロエレクｌ一ロニツクパッケージあたりのリー
ド線の数を増加することである。多くのリード線をもつ
複雑なＩＣＥおいて、２，５ｙｙｎ（ＩＱＱｍｉｌ）の
中央部に２つのリード線列からなる二重インラインパッ
ケージの幾何学的配列は、ＩＣのサイズに関してパッケ
ージをきわめて大きなものにする。それは捷た回路の電
気性能を下げ、印刷回路盤への（パッケージの）挿入及
び除去を困難にする。
新しい、よりコンパクトな、マイクロエレクトロニツク
パッケージはこれらの複雑なＩＣに滴応するように発達
してきた。一般にチップキヤリアと呼ばれるパツケーシ
の一種は、基盤全通過するリード線によって接続される
というよりも、むしろ面接触的に取付けられることがで
きる。これらのパッケージは四角形であり、さらに二重
インラインパツケーシにおけるような２つの側面？はな
く全部、４つ８−（おおい．端子をもつ。端子は約１．
３ｍｍ（５Ｑｍｉｌ）か１０ｍｍ（４０ｍｉｌ）、或い
はそれ以下の中央部に配置されており、このように二重
インラインパッケージと比較して、パッケージの面積を
実質上減少させている。このことはユニット面積あたり
の端子数を実質上増加させることになる。
チップキャリアによって可能になったパッケージ面積の
減少は、マイクロエレクトロニツクパッケージの数を実
質上増加させ、これらのマイクロエレク１一ロニックパ
ッケージは回路盤、或いは与えられた面積の接続基板に
よって取付けられかつ電気的に接続されつる。
しかしながら、パッケージ数、或いは要素パッケージ密
度，及び端子接近一の度合を太き〈することは回路板又
は基板での必要な端子密度，及びシステムの熱密度を増
加させるものである。
この増加した端子密度はより高い導体密度を生じかつ必
要とする。より高い導体密度を形成するためには、基板
面において、貫゛通孔ではなく接点パッドが採用される
。そのような表面パッドと基板導体との間の電気接点は
、導体自身の大きさにほぼ等しい大きさに作られる。
本発明はチップキャリア及び非パッケージＩＣチップの
、高密度端子化及び高密度導体化の盟求を満たすために
特に適している。同峙に、本発明はたとえば良好な熱消
散，低いコスト，或いはチップキャリアやＩＣ材料の体
積膨張係数に調和するような特別な特性をもつ基板コア
の使用を可能にするものである。熱応力によって生じる
はんだ付けの失敗はこれによって避けられる。
本発明において、フィラメントはキャリアにあてがわれ
るか、または配設される。フイフメン１−或いはキャリ
アは、フィラメントを′ギャリアに接着するための活性
化可能な接着剤表面をもつ。フイラメン１′は装置によ
り、予め選定されたパターンにおいてキャリアにあてが
われ、または配設される。このゞ装置′とは前記米国持
許第３．６７’４．，６０２号威いは第３，６７４，９
１４号寸たけ前記１９７９年米国特許願第９，０８２号
において、図示説明されているものであり、参考として
ここに引用する。フイラメンｌ−は光学繊維才た（は予
め絶縁されたワイヤであ９、たとえば直径約０．０５−
０．１ｍｍ（２−４ｍｉｌ）の銅線は、本発明に特に適
合することがわかっている。
フィラメントは、格子線間距離が約０３請（１２．５ｍ
ｉｌ）という高密度水平垂直格子状において、キャリア
に接着されている。次いでこのキャリアに接着したフィ
ラメントの」二から、なるべく々ら腋相において、ある
材料の層を適用する。この材料層の付加は、すでに配線
されたフィラメントの位置を各フィラメント相互間で、
又はギャリアに関して、移動させかつ混乱させることが
ないようにする。液体はキャリア及びフィラメント上に
滑らかで平坦な表面を形成する。フィラメントが移動す
ることは後工程に列し、及び製品の実用に対して悪影響
を与えるので、避けられるべきてある。適用された腋体
祠利（は、室温或いは低温で硬化可能であるべきで、た
とえば、１００゜Ｃ以下であればフイヲメンｌ・の位置
を混乱させるような熱変位（熱応力）を避けることがで
きる。材料は室温で硬化されるのが好ましい。これば室
温硬化剤又は紫男線硬化作用によって達成される。
適用された液体層の表面は、これとは（硬化しても）接
着しないある材料の表面に一時的に密接し、その材判の
表面によって水平に場れうる。そのような仮接着面、た
とえば１９７１年９月２１日イ］米国特許第３，６０７
，’３８０号において図示説明されているような表面は
、液体層内のフィラメントを混乱させることなく腋体層
の表面を平坦にする。内側にフイラメンｌ−を埋設した
実質的に平坦な表面は、このようにして形成される。平
坦（テすることは、フィラメントを移動させ又は混乱さ
せない限り、ドクター・ゾレＩド，ローラ，或いはス，
クイジーＫ．ｌ：つても達成ずることができる。
フイラメンｌ・部材がワイヤである場合、硬化した平坦
な表面（はなるべくなら化学的または機械的手段、或い
はイオン衝撃Ｋ．！：つて微細孔隙質に変えられるか、
又は粗面化されることにより、その接着性を促進し、従
って、処理の後段階で、無電解めっき，真空蒸着，或い
は他の適切な方法による導電性材料膜のための好１しい
被着場所を提供することができる。？Ｃｎぱ硬化した平
坦な被覆の表面に、たとえばゴムやポリエチルヌルホン
のように優先的にエツチンク可能な材料を含有させるこ
とによって達成さわる。
そして、フィラメント格子による付加的な一又ぱ二以上
のレベノレが加えられる。
フイラメン１・が固着され、さらにその上から平坦材＊
−Ｉを被覆しかつ硬化させ／ζキャリアは、Ｘ軸及びＹ
軸に沿った制御パターンを移動することができるテーブ
ルに取イゴけられることにより、コヒーレン１−レーザ
等の高エネルギービーＪ・の直下に、キャリアにおける
あらかじめプログラムされた点を配置する。ビームはテ
ーフ，・レ及びその上に取伺けられたキャリアに垂直に
照剖される。一方、ギ−Ｉｔリアを固定し、ビーム全Ｘ
輔及びＹ軸に沿って走査することもできる。
硬化した平Ｊｆｌ利ＮＳ＋内のフィラメントの位置は、
位置エラーヲ火質上避けるように光学的に的を絞られる
。キャリアは亮エネルギービームＫＩＥして動かされ、
これにより所望のフィラメントが予め選定された位置に
おいて、ビームと整列する。ここで、フィラメントはそ
の位置でビームに苅し露出さ扛る。もしフィラメントが
金属から成るなら、高エネルギービームとして、たとえ
ばＣＯ２レーザ全使用するのが好ましい。ビームがフィ
ラメント上の予め選定された所望の位置に整合すると、
ビームはパルス変調されることによりフィラメントにエ
ネルギーを与え、その結果、硬化した４Ｆ’ＫＡ及びフ
ィラメン｛・絶縁を蒸発飛散さぜてフィラメン｝ｆｃ実
質」二露出させるように正確に形成された空胴を残すよ
うにする。これはＣＯ２レーザ光線を用い、これに対す
る金属フィラメントの反射カと、キャリア上のフィラメ
ントヲ覆って硬化された高分子有機物質からなる絶縁及
び硬化表面被覆４１料の吸収力との間の対興性を利用す
ることにより達成される。
さらにＣ０２レーザなどの高エネルギービームの外に、
硬化した１，４料及びワイヤ絶縁は、他−の適当なレー
ザ或いは深でを制御された機械ドリルによって、又は研
摩粒子の調節された流ｒ，水噴躬，化学薬品もしくは溶
剤の流れＫよっても取り除かれる。′いずれにしても、
空胴はフィラメントよりも実質上大きくなく、首たフィ
ラメントヲその表面に接続するために要求さ扛るサイズ
より大きくないサイズとして正確に形成されるべきであ
る。硬化した平坦材料及び絶縁は、フィラメントが実質
上原形を維持して露出するように取り除かれるため、こ
のフィラメン，トの恭暑特性は悪くならない。ワイヤフ
ィフメシｌ−の友きさが約Ｑ，Ｑ５−０．］ｍｍ（２−
４ｍｉｌ）であれば空胴の直径６−ｊ：約０．１．５〜
Ｑ，３〃７ノ〃（６〜１２ｍｉＩ）（７）ｒ１１ＪＫｆ
ｘる。
予め選定されたフィフメンｌ一位置のすべてが露出さ才
１て、フィラノンｌ一到達用空肥のすべてが形成される
と、回路は通常の方法において完成される。フィフメン
１′が金属ワイヤである場合、こ扛はまず表面の接着性
を増進し、次いで触媒によりフィラメント及び表面を増
感処理し、その上で銅などの金属を無電解めっきするこ
とによって達成される。これは表面の特徴的造作全形成
するために選択的に実行される。すなわち、金属は全１
ｍ（てめっきするが、その後のマスキング及びエッチン
グによって特徴的表面造作を形成する。さらに金属の厚
さの付加は電解めっきによって形成されることができ、
さらに表面の特徴的造作は通常の半付加手段によって形
成される。
めっき操作中において、金属ぱ空胴の壁及び表面に析出
され、さらにフィラメントの露出面と児接ずることにょ
９、フィフノン１−ヲ外表面とＪザ続きせることになる
。金属（はさらに空胴内ｒ（おいて、析出され、フィラ
メン１−には接触しないが、他のＲｍ制。手段、たとえ
ばパッドや電力及び接地用導体面と、回路板の他のレベ
ルにおいて接続する。一方、めっき以外の手段を用いて
も、フィラメント或いは他の菰温性手段を、外表面に接
続することができる。そのような代替手段としては金属
のヌパック，金属ヌプレイ，弔電性重合体ベーヌト，は
んだベース１−を用い、あるいけ通常のはんだ付けケ採
用することができる。フィラメントが金属ワイヤでない
場合には、そのフィ・ラメン６１・導体に１関した手段
をそのフィラメントと外表面との接続に用いることがで
きる。たとえば、オブ１−エレクトロニクス手段を用い
ることにょシ、オプティカル・フィラメントを電子要素
と接続させることができる。
本発明において、高密度接続回路はキＡｔＩＪア上で形
成及び９８即されることにより、製品の一体部分を構成
するが、又はキャリア」二で形成されかつ処］’１１１
７ｊれた後キャリアから取り除かれる。
キャリアが、処理されかつ形成された製品の一休）ｆｂ
分として残る場合、当然ながら、キャリアクよ製品にと
って適当な拐和であって、工程のために安定な・Ｊ′法
を有するべきである。
たとえば、製品が金属フイラノン１・及び金属へ−スを
含むように形成されるべき場合、絶縁フイルｌ−或いは
被覆が金属ベーヌに最初に適用き７１る。そのようなフ
イルム或いは被覆は、空胴か形成される位置に孤立した
金属パッドを有することてより、高エネルギビーム全偏
向して金属ヘースの短絡を避けるものである。
形成さｊｔた回路が処理後において、キャリアから取り
除かれ、そしてキャリアが再使用さわるべき場合、回路
はキャリア上で形成され、かつ処即場れゾこ後剥離及び
除去される。キＡ−ＩＪアから聞１れグこ形成済回路は
その後ベースに積層されるか、又はその形成済回路は他
の回路」二において組立て積層されることにより、多層
化回路を形ｌ戊することになる。
たとえば、金属フィラメントが採用されると共に、形成
されかつ処理さ肛た製品がギャリアから取り除か肛るべ
きである場合、キャリアは軽く銅めっきされたステンレ
ス細がら成ることができる。また、他の種類のギャリ・
ア−めつき軽イτｊ着結合全採用することもできる。製
品はめっきを有するキャリア上で形成・処理され、さら
にキャリアから剥離される。キャリアから除去された後
、その製品士のめつきは常套的処理により、導電的特徴
（導電パクーン）を形成するのに用いられる。
約Ｑ．３Ｍ（１２’Ｌ／２＋１１ｉ１）（７）７イラ、
メンｌ？格子の幾何学的配列により、そして特定す汎ば
、発明のフィラメント到達空胴の直径が小さいことによ
り、達成できる高い導体密度は、最少のレベルで複雑な
接続パターンの形成を可能にするものである。その結果
、回路は約０２５一０５扉Ｖ（１０〜２Ｑｍｉｌ）の厚
さで製造される。
ベースに対しこのように形成され積層された回路の薄さ
は、電子要素がベースに近接配置されることを￥［容す
る。これは熱膨張率及び熱消散のようなベースの特性が
、より厚く低密度で多レベ／Ｉ／（多層）の回路板の場
合よ９も容易に電子要素に分与されることを許容するも
のである。熱及び熱消散の問題はこれによって緩和さ扛
る。
本発明は以下、添付図面を用いて行う本発明の好１しい
実施例の説明により良く理解されるであろう。
図面、特に第１図を参照すると、番号（２）で一般的に
示されている回路は、チップキャリア０２），チツプ０
０）及びカバー国の組立体が取付けられた接続基板（４
）を有する。チップキャリア０２）は表面パッドに接続
されており、さらに基板（４）の表面に形成された電力
母線バー及び接地母線／＜−０４），（１６）に接続さ
れている。
チップキャリア（Ｉ２）は、チツプキャリアに含まれる
チップの複雑さと大きさに応じて大きさを変えることが
できる。第２図に最もよく示されているように、チップ
キャリアαクは、凹状中央頂部（２０）及び第３図に示
す平坦な底部ｆ２２）ｔもつ本体（６）からなっている
。後述するところから明らかとなるが、凹状中央頂部（
２０）は、その周縁において間隔配置された複数の接点
ｅ４）をもつ。本体（６）の底部（２２）及び側面には
第３図に示すよｅ）ＶＣキャリア側面の回シに沿って間
隔配置され、それそれ底面（２２）に延びる複数の接点
（２６）が存在する。
第２図のチップ００）はチップの頂端部凹クに延びてい
る複数の接点（３０＋ｋ有する。
チップ（ＩＯ）は、本体（６）の凹部（２０）内に組込
まれ、そのチツプ００）の接点（３０）は、本体（６）
の凹部（２０）における接点（２４）に接続される。凹
部（２０）にチップα０）を配置し、かつ接点（３０）
と０４）とを接続すると、第２図のカハー（３功は凹部
及び凹部内のチップ（１０）ｅ覆うように、凹部（２０
）の上に置かれる。後に述べるが、回路（２）に接続さ
れるための木休（６）の接点０６）は、回路が組み立て
られかつ望ましい接点パッドが回路上に形成された後に
、基板上に取付けられさらに基板上の接点パッドにはん
だ付けされる。後に詳述する通り、チップ（１０）の接
点（３０）ははんだイ：ｊけ，ワイヤー接着，或いは他
の適切な手段によって、基板上の接点パッドに直接に接
続されることもでき、一度そのような接点パッドが形成
されると、カバー（３２）及びキャリア本体（６）は使
用されない。
次に第４図〜第９図を参照すると、この図示した実施例
において、プラスチック，ガラス繊維補強プラスチック
，セラミック，或いは被覆金属から成るベース（４２）
には、超音波エネルギーによって活性化する接着剤（４
１）で被覆されている。
絶縁被晋Ｃｌ８）で彼覆された金属ワイヤ（−１Ｇ）は
接着剤６＋４）に上に配線てれ−、かつ埋め込まれるが
、そ′の方法は、前記米国特許第３，６７４，６０２号
及び同第３，６７４．，９１４号明細書、さらには同第
９，０８２号明細書に開示されたとおりであり、参考と
してここに引用する。予めプログラムされたパターンに
おいて配設されたワイヤをもつ基板は、加ρ５及び焼結
されることによシ、その配設ワイヤが埋め込まれている
接着剤をよりいっそう硬化することになり、はらに接着
剤からの揮発性物質を除去しかつ飛散させることになる
。液体材判（５０ｊぱその後配設ワイヤ上に注がれる。
液体（５０）の露出面はポリエステノレのようなフィル
ムの表面と接触させられるが、フイルムの表面はその被
覆に粘着しない。この被覆は１００゜Ｃ以下の温度で変
態・硬化され、非粘着フイルムは取夕除かわる。そのよ
うな方法は前記米国特許第３．６０７，３８０号明細書
に記載されており、参考としてその記載をこの明細書中
に引用する。腋体（５０）の露出面もまた材料（５０）
が変餞・硬化されるｍ」に、ナイフ，ドクターブレード
，またはローラで広げられかつ平らにされ、或いは基盤
上に配設されたワイヤ上に流され、ためられ、または攪
拌される。ａすれにしても、滑らかで平坦な表面はこの
ようにして基板上に設けられる。
乾燥されかつ変態・硬化さ扛た被覆はワイヤ配設基板上
に層（５０）ｋ形成する。たとえばエポキシゴ介のよう
な薄い接着剤被覆（５２）は、層（５０）上に形成され
かつ乾燥されるかまたは変態・硬化されることによって
、印刷，めっき，或いは同種の方法により連続的に形成
される金属を付着するために、遜ｖ上に被覆全形成する
ことになる。
次に、第１０図及び第１１図を参照すると、第４図のワ
イヤ配設及び接着剤被覆を施した基板は、番号（６２）
で総括的に示してあるＸ−Ｙテーブル機械のテーブノレ
（６０）に取付けられかつ整合される。その機械はたと
えばフロッピーディスクコンピュータからなる駆動コン
トローラ（６４）ＫＪ：シ＠値制御され、このコントロ
ーラはテーブル（６０）及びそれに取付けられた基板を
、予め設定した順序で移動させるように前もってプログ
ラムされている。たとえばレーザ（７０）のようなテー
ブル上の基゛板に対する垂直ビームとして集束させかつ
照則することが可能な高エネルギー源は、管（７２を通
るレーザビームとして発射され、ミラーヘッド（７（イ
）を通って垂直に照射される。コヒーレント・インコー
ボレイションによって製造さレタエバーレイス１５０ワ
ットＣＯ２レーザぱ、本発明において使用する高エネル
ギーレーザ源として特に好適であることが確認され夷。
コンピュータ駆動コントローラ（６４）はＸ−Ｙテーフ
諏レ（６２）の移動及び停止を制御するだけでなく、レ
ーサ′（７０）のパルヌをも制御する。このように、テ
ーブル（６０）及びそこに取何けられたｌ！！ｉ！線基
板はあちらこちらと移動し、それがコントローラ（６４
）によって停止させられる点において、レーザ（７０）
がパルス点灯される。
第６図及び第７図に最もよく示されているように、テー
プ／Ｉ／（６０）に取付けられた第４図のワイヤを配設
しかつゴムエボキシ被覆を施した基板をテープ／ｖ（６
４）上に取付けた状態において、テーグノレ（ｉ：ｉｏ
）及ヒコンピュータ駆動コントローラ（財）は、導体（
４（ｉ＋’ｔミラーヘッド（７４）からのビームと整合
させるように予めプロクラムされている。導体（４６）
がそのように整合した時、テーブル（６０）及びそこに
取付けられた基板は停止され、高エネルギー源がパルス
駆動される。記載された実施例において、高エネルギー
源であるレーザぱ、各停止中に１パルスか、あるいは複
数回のパルス列として付勢される。エネルギー源のパワ
ーハ所望の吸収レベ／Ｌ／Ｋおいて、エネルギーを基板
に加えるように調節される。いずれにしても、ゴム上 エボキシ被覆及び導体機の被覆は熱せられ、気化され、
そして瞬時に燃やされる。絶縁（４８）はビームに対し
て露出され、気化され、そして瞬時に燃やされる。好ま
しい実施例では銅からなる導体、すなわちワイヤ（４６
）の金属は、エネノレギービームを反射して、もとのま
ま残る。したかって、第６図及び第７図に最もよく示さ
れている状 ように、実質」二円筒よの空胴が基板の表面から内部に
かけて形成され、この部分的に除去されて露出した開１
コ部に、導体ワイヤを維持するものである。
基盤表面における空胴或いは開口部の予めプログラムさ
れたパターンが完成された後に、その穴壁，ゴムエボキ
シ被覆表面，及び露出ワイヤは金属めっきされる。これ
は無電解めっき、或いは無電解めっきと電解めっきの組
合わせＣ（よって達成され、空胴及び外側のエポキシゴ
ム表面は、空胴の高エネルギー形成の後に適用される触
媒、或いは最初のキャスティング及び被魚適用時に取入
れられた触媒で、最初に増感処理される。触媒増感表面
７バ最初に無電解的にめっきされることにより、空胴壁
に沿ったしかも露出ワイヤの回りにおける表面上に金属
の薄い被覆を形成することになり、その後電解めっきま
たは無電解めっきを施すことにより、さらに厚みを増す
ための金属めっき層が形成される。
基板及び空胴がめつきされた後に、回路基板の表面調製
において、常套的に採用さわるなんらかの技法により、
導体パッド，接地面及び電力面導体が回路凌鎗表面に形
成される。かくして、第８図及び第９図に最もよく示さ
れているように、導体空胴の壁は銅などの金属で被覆（
８０）され、導体パッド（８２）及び第１３図の導体面
（８・Ｄがペース ツ鎗表面に形成される。第１２図に最もよく示すとおり
、チップキャリア０２）はキャリア接点（２６）を導体
パッド（８２）にはんだ付けされることによ９、電気接
続される。第１２図に最もよく示すとおり、チツプ（１
０）はセメント（７９）によシ固着され、チップキャリ
／（Ｉ２）が用いられない場合には、はんだ接続（８１
），ワイヤボンデイング，或いは他の適切な手段によっ
て導体パッド（８２）に直，接に接続される。
第１５図，第１６図，及び第１７図に示した本発明の宴
施例は、すでに述べた実施例に似ておシ、実質上同じ方
法において形成される。２つの実施例の異なる点は、先
の実施例が、処理中の安定のため及び最終製品の一部分
として使用される一休形ベースを有する基板を製造する
のに対して、第１５図，第１６図，及び第１７図の実施
例は処理中にのみ必要なベースを使用することである。
すなわち、金属Ｍｇ（４２）は銅めっき（１００される
。接着剤（４４’）は銅めつき０（ト）に付着され、ワ
イヤ（４８’）があてがわれて配線される。さらに被覆
（５０’），（５２’）は前記実施例と同じ方法におい
て適用される。
空胴がこれに続いて金属で満たされる時、第１７図に最
もよく示してあるように、金属対金属接点は穴充填金属
（８０’）と露出ワイヤ（４８’）との間だけでなく、
銅めっき（川に対しても形成される。かくして、金属ベ
ーヌ（４２’）が取り除かれると、第１７図に示すよう
に、めつき（１００）の露出面はマスキング及びエッチ
ングされることによシ、絶縁導体パッド、“及び電力又
は接地配電母線を形成する。回路は第１７図のべ一ヌ（
１０２）に取付けられており、このベースは金属からな
るか、又は接着剤（１０４）で被覆されたなんらかの他
の支持材料から成っており、金属基倹の場合、接着剤（
１０４）は絶縁俸でなければならない。
本発明の両実施例において、絶縁体ベースは、堅固で安
定なベースに固着され、一方米国特許Ｌ３，６０７，３
８０＠の教示に従って、ワイヤが配設され、液体被覆が
適用され、それが平滑化されてから変態・硬化される。
回路板において、ワ−イヤ導体を露出させるための空胴
は高エネ／ｌ／ギービームによって形成され、穴は無電
解めっきされるかまたは電解めっきされる。第４図から
第９図の実施例の場合、ベースは水久的に固着され完成
した回路の一部分となる。第１５図から第１７図の実施
例において、面」二に回路を取付け、固着した処理用金
属ベーヌは、取９除かれ、処理された回路板は、無電解
めっき又は電解めっきによ９、金属で満ださ八た高エネ
ルギー形成による空胴を具備しており、この状態におい
て、ベースに接着される。このベースは絶縁被覆された
金属ベースもしくは絶縁材料のベース、或いはなんらか
の他の絶縁的に被覆された利料から成る。処理用金属ベ
ースにそれそれ固着され、続いてそのベースから除去・
された複数の処理済回路は、互いに積層されかつ接続さ
れ、さらにその積層の前又は後に、絶縁体ベース又は絶
縁被覆を有するベースに取付けられかつ固着される。
本発明の両実施例において、導体ワイヤはめっきの時に
、高工７ネルギー形成による空胴を貫通して延びる。こ
れによって導体と空胴めつき金属との間に良好な電気接
触及び機械強度を生じ、これは直径０．１５−０．’３
ｍｔＬＩ（６−１２ｍ口）のドリノレで直径０．０５〜
０．１ｍｎ＋（２−４ｍ”）のワイヤを通す穴をあける
時に生じるものより良い。
本発明の実施例において、被覆（５０），（５０’）は
ワイヤ配設回路上のあるべき位置に注ぎ成型される。被
覆とワイヤ配設回路表面との間の空隙は、被覆（５０）
，（５０’）の露出面に適用烙牲るドクターブレード又
はローラによ９取り除５かれる。キャヌテイング（成型
）被覆（５０），（５０’）でなく、被覆材料として、
たとえばエポキシ，ボリアミド，或いはアクリルのよう
な低温度熱硬化性物質または紫外線硬化物質を用い、回
路板表面と予め形成された薄板との間に注がれ、さらに
ドクターブレード，ローラ，或いはプラテンを回路板の
上方から適用することによシ、薄板とそのワイヤ配設回
路との間の被覆を平坦にすることができる。いずれにし
ても、被覆（５０），’（５０’）は平坦でないワイヤ
配役回路上に平坦な表面を形成し、さらに空胴が回路に
形成される前に変態・硬化される。被覆（５０），（５
０’）は川一物質からなるか、又は添加剤を含み、その
ため被覆は低温によって、または紫外線のような低温放
射によって変態・硬化されつる。前記米国特許第３，６
０７，３８０号明細書に記載及び図示されているような
被覆方法は満足できるものである。もちろん、補助的な
平滑化被覆を回路に加えることができ、七れによってた
とえば接着剤などのこれらの被覆の望ましい特性を、被
覆（５０），（５０’）に取入れることができる。
本発明に従って生産された回路、そして特に第１５図か
ら第１７図の実施例は、互いに他の回路の上（て積層化
されることができる。そのような債層の実施において、
絶縁被覆或いは接着剤は回路の完全性を維持するために
回路間に使用されるべきである。
本発明の実施において、たとえばレーザのような高エネ
ルギービームで形成する空胴ぱ、特に有効であることが
わかってきた。・しかしながら、すでに述べられたよう
に、他の手段、たとえばドリルビット，研摩剤又は化学
物質の高速ジェット等の手段も利用される。さらに、穴
をあける材料によっては吸収可能であるが導体やワイヤ
には吸収されず、そして、そのイＪ料と、導体或イはワ
イヤ上の絶縁を蒸発させることが可能な他の高エネルギ
ービームもまた利用される。
【図面の簡単な説明】
第１図は本発明の接続基板の上面図、第２図は本発明が
特に適用されるチップキャリア，チップ，及びカバーの
分解斜視図、第３図は底部から見た第２図のチップキャ
リアの斜視図、第４図は高エネルギーによる被覆絶縁の
除去前の、予備絶縁された導体を示す接続基板の断面図
、第５図は第４図の断面の上面図、第６図は第４図と同
様であるが、接続空胴の形成の後に露出した導体を示す
断面図、第７図は第６図の断面の上面図、第８図は第４
図及び第６図と同様であるが、めっき後の導体及び導体
／々・ノドを示す断面図、第９図は第８図の断面の上面
図、第１０図は本発明の方法を部分的に実行して本発明
の空胴な生じるための装置の概略図、第１１図は第１０
図に」二面を略示した装置の側面図、第１２図は導体ワ
イヤとチップキャリア及びヂンプとの間の接続を示す本
発明の接続基板の断面図、第１３図は金属ベース及び表
面導体をもつ回路を示す本発明の一実施例の接続基板の
断面図、第１４図は第１２図と同様の図であるが、チッ
プキャリアが存在しない場合における導体ワイヤとチッ
プとの間の接続を示す図、第１５図は第４図と同様の図
であるが、完成した回路が金属ヘースから取９除かれる
場合の実施例を示す図、ｇｆＪ，１６図は第１５図と同
様の図であるが、空胴の形成の後に露出した導体を示す
図、第１７図は第１５図及び第１６図と同様の図“であ
るが、ベース 処理用金属ベースが除去され、水久基然に接着された回
路のめつき後における導体及び導体パッドを示す図であ
る。 （２）・・・−・・・・・回路 （４）・・・・・・・・・・接続基板 圓・−−・・＝キャリア （４２）・・・・・−・−・−ベーヌ （４＝ｌ）・・・・・・・・・・接着剤（４６）・・・
・・・・・・・・・・・・金属ワイヤ６１８１・・・・
・・・・・絶縁被覆 （６０１−・・・・・・・・・・Ｘ−Ｙテーフ・ノレ（
７０）・・・・・・・・・・・・レーザ悦）・・・・・
一・導体パッド ４３７一 ＝４３８

Claims (1)

  1. 【特許請求の範囲】 （］）（ａ）フィラメントを予めプログラムされた９パ
    タターンにおいてベースにあてがいかっこれに固着する
    段階と、 ０））前記固着されたフィラメントの位置に影響を及ぼ
    すことなく、前記固勉されたフィラメント及び前記ベー
    ス上に、実質上滑らかで平坦な被覆をあてがう段階と、 （Ｃ）前記平坦な表面上の望ましい位置において前記被
    似に侵入する空胴を形成することにより、前記フィラメ
    ントを露出させる段階、並びに （ｄ）前記露出したフィラメントと、前記平坦な被覆の
    表面の端子位↑ダとの間に、接続手段を設ける段階から
    なることを特徴とする過電子要素を基板に取付けかつ接
    続するだめの方法。 （２）前記フィラメントが予め絶縁物で被覆された電気
    導体であることを特徴とする、特許請求の範囲第（１）
    項に記載の方法。 （３）前記電気導体が前記絶縁物上における接着剤によ
    り予め被覆されていることを特徴とする、１毛許ａ青求
    の範囲第（２）項に記載の方法。 （４）前記接続手段か無電解金属メッキによって形成さ
    れた電気接続であることを特徴とする、特許請求の範囲
    第（２）項に記載の方法。 （５）前記電気接続か無電解金属メッキを行った後、電
    解メッキを施すことにより形成されたものであることを
    特徴とする、特許請求の範囲第（４）項に記載の方法。 （６）前記フイラメ冫トが予め絶縁された金属ワイヤで
    あることを特徴とする、特許請求の範囲第（］）項に記
    載の方法。 （７）前記予め絶縁された金属ワイヤか銅であることを
    特徴とする、特許請求の範囲第（６）項に記載の方法。 （８）前記ベースが前記フィラメントをこのヘースに固
    着ずるための樹脂材料からなる接着剤層を有することを
    特徴とする、特許請求の範囲第（１）項に記載の方法。 （９）前記接着剤層がエネルギーにより活性化する接着
    剤であって、前記予め絶縁されたフィラメントが前記ヘ
    ースに固着すべくあてがわれる時、活性化されることを
    特徴とする、特許請求の範囲第（８）項に記載の方法。 （１０）前記接着剤が超音波エネルギーによって活性化
    されることを特徴とする、特許請求の範囲第（９）項に
    記載の方法。 （１１）前記接着剤が放射線によって活性化されること
    を特徴とする、特許精求の範囲第（９）項に記載の方法
    。 （１２）前記放射線が紫外線であることを特徴とする、
    特許請求の範囲第（１１）項に記載の方法。 （ｌ３）前記フィラメント及び前記ベース上に適用され
    た前記被覆か、液体において適用されることを特徴とす
    る、特許ＪＲ求の範囲第（１）項に記載の方法。 ０４）前記フイラメン｝・及び前記ベース上に適用され
    た前記被覆が、容易に変形できるフイルム状において適
    用されることを特徴とする、特許請求の範囲第（］）項
    に記載の方法。 ０５）前記実質上暦らかで平坦な表面を形成するように
    適用された前記液体を、変態・硬化させる段階を有する
    ことを特徴とする、特許請求の範囲第（ｌ３）項に記載
    の方法。 （１６）前記実質上滑らかで平坦な表面を形成すべく適
    用された前記フイルムを、変態・硬化させる段階を含む
    ことを特徴とする、特許梢求の範囲第０４）項に記載の
    方法。 （１７）非接着材料を前記液体被覆に接触させる段階と
    、前記非接着材料を接触させた状態で前記液体被似を変
    態・硬化させる段階、及び前記液体被覆が硬化した後に
    前記被覆から前記非接着利料を取り除く段階を有するこ
    とを特徴とする、特許請求の範囲第（１５）項に記載の
    方法。 （１８）前記変形可能なフイルムを非接着材料と接触さ
    せる段階、及び前記非接着拐料をこれに接触ざせた状態
    で前記フイルムを変態・硬化させる段階、及び前記フイ
    ルムが硬化した後に前記フイルムから前記非接着利料を
    取り除く段階を有することを特徴とする、特許請求の範
    囲第（１Ｇ）項に記載の方法。 （１９）前記被似の組成が実質上約１００゜Ｃ以下の湿
    度で変態・硬化するものであることを特徴とする、牛′
    ｌ，Ｎ′『謂求の範囲第０７）項に記載の方法。 （２０）ＦｉｉＪ記実質上滑らかで平坦な表面を所望の
    位１４において除去することにより、これらの位ｉξに
    おける前記フィラメントを露出させると同時に、このフ
    イラメン１・から前記予め施した絶縁物を実質上取り除
    くことを特徴とする、特許請求の範囲第（２）項に記載
    の方法。 （２１）前記空洞の形成操作及び絶縁物の除去を高エネ
    ルギビームにより達成することを特徴とする、特看ｄ青
    求の範囲第（イ）項に記載の方法。 （２乃被覆材料を、前記フィラメントの材料に実質上影
    響を及ぼさないで、前記高エネルギビームによって取り
    除くことを特徴とする、特許請求の範囲第Ｑ１）項に記
    載の方法。 （２３）ｍＨｅｒＫエネノレギビ−ムかレーザビ−ムで
    アルことを特徴とする、特許請求の範囲第ｔｌ２］）項
    に記載の方法。 ■壌前記高エネルギヒームかレーザビームであるこ二と
    を特徴とする、特言乍稍求の範囲第（ニ）項に記載の方
    法。 （２句前記ヒームがＣＯ２レーザビームであることを特
    徴とする、７特許詰求の範凹第（２３）項に記載の方法
    。 娑υ前記ビームかＣＯ２レーザビームであることを特徴
    とする、特許請求の範囲第（２４）項に記載お方法。 ０η前記被覆の前記表面が所望の位置において金属パッ
    ドを有する−ことを特徴とする、特許請求の範囲′第（
    ２）項に記載の方法。 Ｈ絶縁層をキャリアの表面にあてがって接着することに
    より、前記ベースを形成する段階を有することを特徴と
    する、特許請求の範囲第（コ）項カ嘱■η項のいずれか
    に記載のｊカ，法。 Ｑつ接着性絶縁層を、めっきされた金属ギャリアプレー
    トの表面にあてがって接着することにより、前記ｋ’Ｓ
    形成ずる段諧を有することを特徴とする、特許請求の範
    囲第０）項から第Ｇ７７）項のいずれかに３己４表のＱ
    Ｉ法。 ００）接着性絶縁膚を、銅めっきされたステンレス鋼キ
    ャリアプレートの表面にあてかいかつ接着することによ
    って、前記ヘースを形成する段階を有することを特徴と
    する、特許請求の範囲第（１）項から第（ハ）項のいず
    れかに記載の方法。 （３１）接着性絶縁層をキャリアプレートの表面にあて
    がって接着することにより、前記ヘースを形成する段階
    、及び露出したフィラメントと端子位置との間の接続手
    段が完成された後に、キャリアプレ−１・からベースを
    取り除く段階を有することを特徴とする、特許請求の範
    囲第（１）項から第（２η項のいずれかに記載の方法。 ｃｌ櫓接着性絶縁層をキャリアプレートの表面に適用し
    そして接着することによって、前記ベースを形成する段
    階と、露出したフィラメントと端子位置との間の接続手
    段が完成された後に、キャリアプレートから一−スを取
    り除く段階、及び絶縁支持部拐に前記取り除かれたヘー
    スを積層する段階を有することを特徴とする、特許Ｊ青
    求の範囲第（」）項から第Ｑη項のいずれかに記載の方
    法。 Ｃ３３）（ａ）基板を支揚ベメこ接着する段階と、（ｌ
    ））基板の露出面をエネルギーにより活性化する接着剤
    で被覆する段階と、 （Ｃ）予め絶縁被覆された導体を、予めプログラムされ
    た回路パターンにおいて、前記被覆された表面に゛あて
    かいかつこれに固着する段階と＼ （（ｉ）前記被覆表面及びそこに固着された前記導体に
    新た・な被覆を行う段階と、 （ｅ）前記固着された導体を動揺させることなく、前記
    表面及び前記導体上の前記新たな被留を慣らすことによ
    り、実質上滑らかで平坦な表面を形成する段階と、 （ｆ）前記新たな被覆を変態・硬化させる段階と、（ｇ
    ）前記変態・硬化した被似及びその内側の前記絶縁導体
    をもつ基板をテーブル上に固着する段階と、 （１り前記テーブル及びそこに固着された前記基板を、
    高エネルギビーム源と整列させることにより、前記基板
    に固着された導体上の予め選定された位置を、前記高エ
    ネルギビーム源と整合させる段階、並びに （１）前記高エネルギヒーム源と前記予め選定された位
    置とを整合させた状態で前記高エネノレギビーム源を活
    性化させ、さらに前記ヒーム源のビームにより、前記ビ
    ームと整合した範囲内において前記基板上の被覆を蒸発
    させ、これにより、前記整合位置にある回路導体を露出
    させる段階、からなることを特徴とする回路製造方法。 ０→前記導体がラッカー絶縁被覆を施され、前記活性化
    ビームが前記基板の被覆及び前記一ツカー絶縁を前記ビ
    ーム源と整合した範囲内において蒸発させることにより
    、前記整合位置にある導体を露出きせる・ことを特徴と
    する、特許請求の範囲第（３３）項に記載の方法。 （３５）前記テーブル及び前記基板を、前記第１番目の
    予め選定された位置に整合した回路導体か露出された後
    に、前記回路／ぐクーンの第２の予め選定された位置に
    おいて、前記高エネルギビーム源を整合させ、前記基板
    をその第２の点に整合させた状態で、前記高エネルキヒ
    ーム源を何勢し、前記ビーム源と整合した範囲内におけ
    る前記基板の被覆及び前記ラッカー絶縁を蒸発させるこ
    とにより、前記第２の整合範囲における前記導体を露出
    させることを特徴とする、特許精求の範囲第（３３）項
    に記載の方法。 ０６）前記テーブル及び前記基板を、前記第１の予め選
    定された位置において整合した導体か露出させられた後
    に、前記回路ノセターンの第２の予め選定された位置に
    おいて前記導体を前記高エネルギビーム源と整合させる
    ように、第２の位置に移動させ、さらに前記基板かその
    第２の位置で整合した状態において、前記高エネルギビ
    ーム源を伺勢し、前記ビーム源と整合した範囲内におり
    る前記シｉ（板被母及び前記ラッカー絶縁を蒸発させる
    ことにより、前記第２の整合範囲内にある前記導体を露
    出させることを１、〒徴とする、猶ｈ乍請求の範囲第（
    ３搬項に記載の方法。 （３７），特５乍精求の範囲第（３０項に記載の路段階
    を、外部面に１３続ずることか要求される前記基板中の
    すべての導体か露出されるまで、繰り返すことを特徴と
    する、特Ｎ／Ｆ請求の範囲第（３５）項に記載の方法。 ０→特許請求の範囲第（３５）項に記載の諸段階を、外
    部面に接続することが要求される前記基板中のすべての
    導体か露出されるまで、繰り返すことを特徴とする、特
    ｉ’ｌ’請求の範囲第００項に記載の方法。 （３９）前記高エネルギービーム源がレーザてあること
    を特徴とする、特言１請求の範囲第ＪＡｎ項のいずれか
    に記載の方法。 （９）前記高エネルギ〜ビーム源がＣＯ２レーザであ項 ることを特徴とずる、特５・［ｄ青求の範囲第畠〈一第
    ー項のいずれかに記載の方法。 （４１）前記高エネルギービーム源がレーザてアリ、前
    記レーザは、前記テーブル及び前記基板か、露出される
    ための回路導体位置でヒームに整合させられる間に、パ
    ルス的に発生させられるものであることを特徴とする、
    特許請求の範囲第（３■項〜第（支）項のいずれかに記
    載の方法。 （婆前記高エネルギーがレーザてあり、前記レーザビー
    ムにより前記基仮に形成された前記空胴か金属めっきさ
    れていることを特徴とする、特許精求の範囲第（３■項
    〜第（イ）項のいずれがに記載の方法。 ０３）前記高エネルギーピームはＣＯ２レーザてあり、
    前記レーザビームにより前記回路基盤に形成された前記
    空胴が金属めっきされていることを特徴とする、特許請
    求の範囲第（ｑｓ）項〜第（イ）項のし・ずれかに記載
    の方法。 （至））前記ビームにより前記回路基盤に形成された前
    記空胴が金属めっきされ、かくして金属めっき穴をもつ
    前記基板を前記金属キャリアプレートから取り除き、さ
    らに前記取り除かれた基板は絶縁ベースに粘着的に接着
    されることを特徴とする、特言′「請求の範囲第０椴項
    〜第（ト）項のいずれかに記載の方法。 ００前記ビームにより前記基板にあけられた前記穴は金
    属めっきされ、前記金属めっき穴をもつ前記基板は前記
    金属キャリアプレートから取り除かれ、さらに前記取り
    除かれた基板は絶縁金属基板に粘着的に接着されること
    を特徴とする、特許請求の範囲第（３３）項〜第（自）
    項のいずれかに記載の方法。 （４匈（ａ）Ｘ軸とＹ軸に沿って移動可能なテーブル上
    に、回路ワイヤをもつ基板を固着する段階と、（１））
    前記テーブル及び前記基板を前記各軸に沿って移動させ
    ることにより、前記回路基板上の予め選定された位置に
    おいて回路ワイヤを高エネルギービーム源と整合させる
    段階と、（Ｃ）前記基板を整合した状態で、前記高エネ
    ルギービーム源を活性化する段階、並びに（ｄ）前記ビ
    ーム源と整合した基板区域にある絶縁材料を蒸発させる
    ことにより、前記整合位置にある回路ワイヤを実質上露
    出させる段階からなることを特徴とする、基板から絶縁
    被覆を除去して、その基板上の回路ワイヤを実質上露出
    させるための方法。 ０７）前記ワイヤはラッカー絶縁被器であり、前記活性
    化ヒームは基板絶縁たけでなく、前記ビーム源と整合し
    た区域にある前記ラッカー被覆をも蒸発させることによ
    り、前記整合位置にあるワイヤを実質上露出させること
    を特徴とする、特許精求の範囲第（４６）項に記載の方
    法。 ０８）前記テーブル及び前記基板は、前記第１の予め選
    定された位置において整合したワイヤが露出された後に
    、前記基板上の第２の予め選定された位置において、前
    記基板のワイヤを前記高エイ・ルギービーム源と整合亡
    せるように第２の位置に動かされ、さらに前記基板か前
    記第２の位置に整合した状態で前記高エネルギービーム
    源を活性化し、前記整合した区域内において前記基板絶
    縁イ’Ａ料を蒸発さぜることにより、前記整合区域にあ
    る前記ワイヤを露出さぜることを勃徴とずる、特許請求
    の範囲第００項に記載の方法。 ０９）前記テーブル及び前記基板は、前記第１の予め選
    定された位置において整合したワイヤが露出された後に
    、前記基板の第２の予め選定された位置において、前記
    ワイヤを前記高エネルキービーム源と整合させるように
    第２の位置に動かされ、さらに前記基板が前記第２の位
    置に整合した状態で前記高エネルギービーム源を活性化
    し、ざらに前記整合した基板区域にあるＤＩＪ記基板絶
    縁材利を蒸発させることにより、前記整合区域にある前
    記ワイヤを露出させることを特徴とする、特許請求の範
    囲第（４７）項に記載の方法。 （５０）特．７／ｒ請求の“範囲第（ロ）項記載の諸段
    階を、外部面に接続することが要求され前記基板上のす
    べての導体が錫出されるまで、繰り返すことを特徴とす
    る、特許請求の範囲第（ロ）項に記載の方法。 （５］）特許請求の範囲第０＠項記載の諸段階を、外部
    面に接続することが要求され前記基板上のすべての導体
    が露出されるまで、繰り返すことを特徴とする、特許請
    求の範囲第０９）項に記載の方法。 （５２）前記高エネルギーヒーム源はレーザであること
    を特徴とする、特５１謂求の範囲第←６）項から第（５
    ０）項のいずれかに記載の方法。 （５３）前記高エネルキーヒーム源はＣ○２レーザてあ
    ることを特徴とする、特許晶求の範囲第（ロ）項から第
    （５０）項のいずれかに記載の方法。 Ｖ５→前記高エネルギーヒーム諒かレーザてあり、前記
    レーザは、前記テーブル及び前記基板が、露出ざれるべ
    き回路のワイヤを整合させる位置で止められる間、パル
    ス点灯されることを特徴とする、特許晶求の範囲第（４
    ６）項から第（５０）項のいずれかに記載の方法。 智前記高エネルギービームはレーザであり、前記レーザ
    ヒームで前記基板に形成ざれた前記空胴は金属めっきさ
    れることを特徴とする、特許詰求の範囲第（４６）項〜
    第（５０）項のいずれかに記載の方法。 幹０前記レーザビームで前記基板に形成された前記空胴
    は金｛似めっきされ、前記金属めっき空胴をもつ前記基
    板は前記金属キャリアプレートから取り除かれ、さらに
    前記取り除かれた基板は絶縁ヘースに粘舊的に接描され
    ることを１゛、ｒ徴とする、特３′１請求の範囲第０６
    ）項から第（５ｏ）項のいすねかに記載の方法。 （５→前記ビームで前記基板に形成された前記空胴―め
    っきされ、前記取り除かれた基板は絶縁された金属ベー
    スに粘着的に接着されることを特徴とする、特Ｍ’１詰
    求の範囲第（１６）項から第（５０項のいずれかに記・
    俵の方法。 ｔ５８）絶縁イ１４’ｊ！体の内部に包囲された複数の
    被絶縁フィラメントと、前記フィラメント部拐及び前記
    包囲絶縁材別の外面を接続するだめの手段とを具｛６ｉ
    ｆｌ，、前記絶縁材料には前記フィラメントと整合した
    所定の点において、前記フィラメンｉ・を絶縁する包囲
    絶縁材別の表面を除去することにより前記フィラメント
    を実質的に露出させるための空洞を有し、前記フィラメ
    ン１・と材料面とを接続するための手段は前記所定点に
    おいて前１；己フィラメントとＪｘ触ずるように酉己置
    されたものであることを特徴とする、電子要素を取イク
    ］りかつ接続ずるための物品。 （５９）前記フィラメント部４Ａが絶縁導体であること
    全特徴とする、特許請求の範囲第（５杓項に蔓載の自勿
    品。 河前記フィラメント部材は絶縁金属ワイヤであることを
    特徴とする、特許請求の範囲第（５９）項に記載の物品
    。 （６１）前記絶縁金属ワイヤは絶縁銅ワイアてあること
    を特徴とする、特許請求の範囲第（６ｏ）項に記載の物
    品。 （６檜前記接続手段は導電性材別であることを特徴とす
    る、特許請求の範囲第（５機項に記載の物品。 （６３）前記導電性拐料は無電解金属めっきてあること
    を特徴とする、特許請求の範囲第（６２）項に記載の物
    品。 （６４）前記導電性材料は無電解金属めっきされた後に
    電解めっきされることを特徴七する、特許請求の範囲第
    （６２）項に記載の物品。
JP57191731A 1981-04-14 1982-10-28 電子要素を接続するための基板及びその製造方法 Pending JPS5979594A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/254,132 US4500389A (en) 1981-04-14 1981-04-14 Process for the manufacture of substrates to interconnect electronic components

Publications (1)

Publication Number Publication Date
JPS5979594A true JPS5979594A (ja) 1984-05-08

Family

ID=22963047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57191731A Pending JPS5979594A (ja) 1981-04-14 1982-10-28 電子要素を接続するための基板及びその製造方法

Country Status (13)

Country Link
US (1) US4500389A (ja)
JP (1) JPS5979594A (ja)
AT (1) AT385624B (ja)
AU (1) AU559827B2 (ja)
CA (1) CA1189196A (ja)
CH (1) CH660275A5 (ja)
DE (1) DE3211025A1 (ja)
ES (3) ES8304363A1 (ja)
FR (1) FR2503931B1 (ja)
GB (2) GB2096834B (ja)
IT (1) IT1147672B (ja)
NL (1) NL191641C (ja)
SE (1) SE449678B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121992A (ja) * 1982-12-22 1984-07-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 光硬化可能な付着層にワイヤを配設する方法
JPS6284596A (ja) * 1985-07-19 1987-04-18 アドバンスト　インターコネクション　テクノロジー　インコーポレイテッド ワイヤ敷設回路板およびその製造法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0168602A1 (en) * 1984-06-25 1986-01-22 Kollmorgen Technologies Corporation Method for making interconnection circuit boards
US4581098A (en) * 1984-10-19 1986-04-08 International Business Machines Corporation MLC green sheet process
GB2168857A (en) * 1984-11-14 1986-06-25 Int Standard Electric Corp Method and structure for interconnecting high frequency components
US4693778A (en) * 1985-07-19 1987-09-15 Kollmorgen Technologies Corporation Apparatus for making scribed circuit boards and circuit board modifications
FR2585210B1 (fr) * 1985-07-19 1994-05-06 Kollmorgen Technologies Corp Procede de fabrication de plaquettes a circuits d'interconnexion
US4818322A (en) * 1985-07-19 1989-04-04 Kollmorgen Technologies Corporation Method for scribing conductors via laser
US4743710A (en) * 1985-10-18 1988-05-10 Kollmorgen Technologies Corporation Coaxial interconnection boards
US4679321A (en) * 1985-10-18 1987-07-14 Kollmorgen Technologies Corporation Method for making coaxial interconnection boards
US4972050A (en) * 1989-06-30 1990-11-20 Kollmorgen Corporation Wire scribed circuit boards and methods of their manufacture
JP2811811B2 (ja) * 1989-10-03 1998-10-15 三菱電機株式会社 液晶表示装置
DE69122570T2 (de) * 1990-07-25 1997-02-13 Hitachi Chemical Co Ltd Leiterplatte mit Verbindung von Koaxialleitern untereinander
DE4037488A1 (de) * 1990-11-24 1992-05-27 Bosch Gmbh Robert Leistungsbausteine mit elektrisch isolierender thermischer ankopplung
US6211485B1 (en) 1996-06-05 2001-04-03 Larry W. Burgess Blind via laser drilling system
US6631558B2 (en) 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US7062845B2 (en) 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
US6005991A (en) * 1997-11-26 1999-12-21 Us Conec Ltd Printed circuit board assembly having a flexible optical circuit and associated fabrication method
DE102006059127A1 (de) 2006-09-25 2008-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Anordnung optoelektronischer Bauelemente und Anordnung optoelektronischer Bauelemente
DE102012223077A1 (de) * 2012-12-13 2014-06-18 Robert Bosch Gmbh Kontaktanordnung für einen mehrlagigen Schaltungsträger

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4899651A (ja) * 1972-02-28 1973-12-17
JPS5810893A (ja) * 1981-07-14 1983-01-21 日本電気株式会社 配線板およびその製造方法
JPS5857782A (ja) * 1981-10-01 1983-04-06 日本電気株式会社 配線板およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE394600B (sv) * 1967-03-17 1977-07-04 Thams J P B Forfarande for framstellning av en beleggning med onskad ytstruktur pa ett foremal
US3499219A (en) * 1967-11-06 1970-03-10 Bunker Ramo Interconnection means and method of fabrication thereof
US3674914A (en) * 1968-02-09 1972-07-04 Photocircuits Corp Wire scribed circuit boards and method of manufacture
DE1690347A1 (de) * 1968-02-24 1971-05-13 Telefunken Patent Verfahren zur Herstellung einer Verdrahtungsplatte
US3674602A (en) * 1969-10-09 1972-07-04 Photocircuits Corp Apparatus for making wire scribed circuit boards
JPS5550399B1 (ja) * 1970-03-05 1980-12-17
GB1379558A (en) * 1971-05-15 1975-01-02 Int Computers Ltd Methods of manufacture of multilayer circuit structures
US4030190A (en) * 1976-03-30 1977-06-21 International Business Machines Corporation Method for forming a multilayer printed circuit board
ZA781637B (en) * 1977-06-20 1979-02-28 Kollmorgen Tech Corp Wire scribed circuit board and method for the manufacture thereof
ZA775455B (en) * 1977-08-09 1978-07-26 Kollmorgen Tech Corp Improved methods and apparatus for making scribed circuit boards
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
DE3373610D1 (en) * 1982-12-22 1987-10-15 Ibm Method and apparatus for embedding wire in a photocurable adhesive

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4899651A (ja) * 1972-02-28 1973-12-17
JPS5810893A (ja) * 1981-07-14 1983-01-21 日本電気株式会社 配線板およびその製造方法
JPS5857782A (ja) * 1981-10-01 1983-04-06 日本電気株式会社 配線板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59121992A (ja) * 1982-12-22 1984-07-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 光硬化可能な付着層にワイヤを配設する方法
JPS6284596A (ja) * 1985-07-19 1987-04-18 アドバンスト　インターコネクション　テクノロジー　インコーポレイテッド ワイヤ敷設回路板およびその製造法

Also Published As

Publication number Publication date
ES511413A0 (es) 1983-03-01
SE449678B (sv) 1987-05-11
AT385624B (de) 1988-04-25
ATA116582A (de) 1987-09-15
NL191641C (nl) 1995-11-20
US4500389A (en) 1985-02-19
GB2146177A (en) 1985-04-11
CA1189196A (en) 1985-06-18
CH660275A5 (de) 1987-03-31
DE3211025C2 (ja) 1991-11-21
ES8304363A1 (es) 1983-03-01
GB2096834A (en) 1982-10-20
FR2503931A1 (fr) 1982-10-15
SE8202170L (sv) 1982-10-15
NL8201570A (nl) 1982-11-01
ES513838A0 (es) 1985-03-16
FR2503931B1 (fr) 1986-02-21
ES8503920A1 (es) 1985-03-16
AU559827B2 (en) 1987-03-19
GB2096834B (en) 1985-10-23
IT8248207A0 (it) 1982-04-09
AU8793982A (en) 1984-03-08
ES8400213A1 (es) 1983-11-01
ES513839A0 (es) 1983-11-01
NL191641B (nl) 1995-07-17
GB8422466D0 (en) 1984-10-10
GB2146177B (en) 1985-10-23
DE3211025A1 (de) 1982-10-21
IT1147672B (it) 1986-11-26

Similar Documents

Publication Publication Date Title
US4500389A (en) Process for the manufacture of substrates to interconnect electronic components
US4602318A (en) Substrates to interconnect electronic components
US4544442A (en) Process for the manufacture of substrates to interconnect electronic components
US4346516A (en) Method of forming a ceramic circuit substrate
JP2676112B2 (ja) 電子部品搭載用基板の製造方法
GB2180696A (en) Wired scribed circuit boards
TW548816B (en) Formation method of conductor pillar
JPH02154497A (ja) マイクロ波集積回路基板およびその製造法
TWI481329B (zh) 貫通孔形成方法及配線電路基板的製造方法
JPH0344998A (ja) 改良された導通フイラメント敷設型接続回路板及びその製造方法
US20030160035A1 (en) Method of forming an opening or cavity in a substrate for receicing an electronic component
CN108463047B (zh) 制造封装件的方法及板件和半成品
JPH10178132A (ja) 電子部品アセンブリの製造方法
EP0214628B1 (en) Process for the manufacture of substrates to interconnect electronic components and articles made by said process
JP2004031710A (ja) 配線基板の製造方法
CN100509250C (zh) 光热诱发的扩散方法
JPH0710029B2 (ja) 積層回路基板の製造方法
US20050155957A1 (en) Method of forming an opening or cavity in a substrate for receiving an electronic component
JP4491159B2 (ja) 多層配線基板の製造方法
TWI288446B (en) Semiconductor device containing stacked semiconductor chips and manufacturing method thereof
JP4639975B2 (ja) 立体回路基板の製造方法
JP2891538B2 (ja) 配線基板の製造方法
CN115767960B (zh) 一种叠层电路结构及其制备方法
WO2001065595A2 (en) A method of forming an opening or cavity in a substrate for receiving an electronic component
JP2516142B2 (ja) 多層基板およびその製造方法