JPS5979610A - 集積増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、演算増幅器と、この演算増幅器の非反転入力
端に接続されていてとりわけ外部コンデンサを介して作
用を受ける信号入力端子と、その演算増幅器の信号出力
端に接続されている信号出力端子と、供給電位を受ける
第１の供給端子と、基準電位を受ける第２の供給端子と
を備えていて、両供給端子は内部接続線により演算増幅
器の供給電位もしくは基準電位を受けるべき内部接続端
子に接続されており、さらに演算増幅器の信号出力端が
第１の分圧器を介して基準電位に置かれ、との分圧器の
分圧点が純抵抗性負帰還のために負帰還抵抗を介して演
算増幅器の反転信号入力端に接続されており、演算増幅
器の非反転入力端が供給抵抗を介して第２の分圧器の分
圧点に接続されていて、第２の分圧器の一端は供給電位
を導く供給端子に接続されていて、そして第２の分圧器
の他端は基準電位に置かれているような集積増幅回路に
関する。

か＼る増幅回路は、（もちろん集積化されない形だけで
あるが）公知である。これは大体において第１図により
認め得る構成に相当するが、もちろん公知の回路は第１
図に付加されている本発明にとっての特徴点は含まれて
いない。この場合に、この種のどの公知の回路でも上記
の定義°どおりに演算増幅器Ｏ■の信号出力端は信号出
方端子りに接続されており、演算増幅器の信号入力端と
して設けられている非反転入力端が直接に大刀端子Ｃに
接続されている。さらに演算増幅器の非反転入力端は供
給抵抗Ｒ５を介して２つの直列接続された抵抗Ｒ３，Ｒ
４からなる分圧器の分圧点に接続されている。この分圧
器の抵抗Ｒ３によって与えられる端末点は供給電位子Ｖ
　の端子Ａに接続され、抵抗Ｒ４によって与えられる端
末点は基準電位−ｖの端子Ｂに接続されている。直列接
続されだ２つの抵抗Ｒ１，Ｒ２からなる別の分圧器は抵
抗Ｒ１によって与えられる端末点を演算増幅器Ｏｖの信
号出力端て接続されており、抵抗Ｒ２によって与えられ
る端末点を基準電位−ｖ８のだめの端子Ｂに接続されて
いる。

基準電位−Ｖ８のだめの端子Ｂは、１つの演算増幅器を
備えだ公知の集積増幅回路の場合、一般に演算増幅器の
両信号入力端子への入力作用のだめだけでなく元来の演
算増幅器の基準電位供給のだめ匠も完全である。

第１図による接続では、さらに先の定義による第２の分
圧器の分圧点、すなわち分圧器Ｒ３，Ｒ４の分圧点が端
子Ｆに接続されていて、この端子Ｆはフィルタ作用を与
えるべぐコンデンサＣ８を介して基準電位−ｖ５に接続
されている。さらに結合コンデンサＣＫが信号入力端子
Ｃに設けられていて、この結合コンデンサを介して処理
すべき信反転信号入力端に導かれる。負荷要素ＲＬへ出
力するだめの信号出力端子りが設けられていて、との出
力結合コンデンサＣＬを介１〜で行なわれるが、または
その他の通常のやり方にて行なわれる。互いに直列接続
されている両回路部分ＣＬおよびＲＬは別のコンデンサ
ＣＢと抵抗ＲＢとの直列回路によって橋絡され、その場
合にＲおよびＲＬは基卑電位−ｖ５に接続され、ＣＢお
よびＣＬは増幅回路の出力端子ＤＫ接続される。部分Ｒ
ＢおよびＣＢはいわゆるサージアブゾーパを形成してい
る。

今述べたところまでにしだがって構成されだ集積増幅回
路に関１〜では次のことが確認されるべきであろう。す
なわち、第１図から認め得るように、負帰還分圧器Ｒ１
，Ｒ２を集積化する場合に、負帰還足点（＝Ｒ２）が寄
生の且つ端子ピンＢにより与えられる足点抵抗ＲＰを介
して分極分圧５Ｒ３゜Ｒ４と前段電流Ｊｖおよび終段電
流ＪｅＫともなって結合する。しかしながら、この結合
は増幅回わけか＼る増幅回路をラジオ用およびテレビジ
ョン用の出力増幅器として使用する場合眞不愉快なほど
目立つ。

それから第１図より認め得るアース点ｂＩＣ１ｄ、ｅは
自由には選択できないという結果が生じる。というのは
これらの点は集積回路内部にあって、しだがって固定さ
れているからである。これは、前述の障害の除去がこの
ための公知の手段で処理するかぎり容易には行なえない
ととを意味する。さらに確認すべきことば、寄生抵抗Ｒ
Ｐはほとんど接続ピンの抵抗と供給直流電圧源の供給電
位−■　を供給する極への配線の抵抗とによって条件づ
けられるということである〇 ］２だがって、ひずみ率増大による上述の障害の除去が
従来は行なうことができなかっただめに、冒頭に定義し
た増幅回路のモノリシック集積はこれまで度外視されて
いた。

そこで、本発明は上述の障害を除去する手段を士β７＋
＋斗　１　ン　Ｌ　ゴλ　口　＾ｈ　　１−−Ｊ−ｘ足
する増幅回路において、基準電位を受ける第３の供給端
子が設けられていて、この第３の供給端子は演算増幅器
の出力段に属していて、かつ基準電位を受ける他の供給
端子への内部導電接続を持たず、これらの他の供給端子
は演算増幅器の入力段および演算増幅器の両信号入力端
に導電接続されている両分圧器へ基準電位−ｖｓを供給
するだけのために設けられていることによって達成され
る。

この措置は既に第１図による増幅回路において考慮され
ている。しだがって第１図の増幅回路は本発明に相当す
る増幅回路である。第２図から分るように本発明によっ
て提案きれる措置は集積半導体増幅回路に２つ以上の演
算増幅器を集積する場合にも望ましいものである。第３
図は本発明による集積増幅回路に用いられる演算増幅器
の好適な回路構成例を示す。

笑い５リヒこて目１コツこ９’Ｊ。

（７） は大きさの程度において増幅回路中に流れる残りのすべ
ての電流にまさるだめ、この電流の負帰還足点への影響
、すなわち抵抗Ｒ２および抵抗Ｒ４への影響、したがっ
て換言するならば上記抵抗に接続されている端子Ｂへの
影響を除去すれば十分である。この狙いを達成するため
に、終段電流Ｊ。

を導く演算増幅器Ｏ■の終段の供給電流を特別線を介し
て基準電位−■８のための共通端子Ｂに導くことが考え
られる、しかしながら、経験によりこの措置は十分でな
いことがわかった。この理由から、本発明てよれば、直
流供給源の供給電位−■５を供給する極への終段電流Ｊ
ｅの接続のために、との目的だけのために設けられた端
子Ｂ′が増幅回路を収容する半導体チップに取り付けら
れ、その端子Ｂ／は演算増幅器の終段だけにつながり、
これに対して基準電位−■５を受けるべき他方の供給端
子Ｂと終段電流Ｊｅを導くアース端子Ｂ′との間には、
導電し内部案内するどんな種演算増幅器Ｏｖの出力段か
ら導かれる電ａ　”　ｅ（８） したがって、本発明による解決策の場合には、増幅回路
を収容する半導体チップに、内部回路に関して既に定義
した使命を有し且つ内部で互いに十分に隔離されている
２つの接続端子、すなわち両端子Ｂ、Ｂ／を設けること
が必要である。これらの両端子ＢおよびＢ′から供給電
圧源への外部接続も互いに分離して行なうことにより、
両端子ＢおよびＢ′が供給電圧源の供給電位−■、を供
給する極端子を介してはじめて相互に接続されるように
することは当を得ている。

さらに、端子Ｂ′はＩＣの冷却体に導電接続され、この
冷却体が演算増幅器の終段電流Ｊ　の供給室圧器への導
入のだめに設けられているようにすることも有利である
。

第２図は、既に指摘したように、２つの等しい演算増幅
器ｖＬおよびｖＲを備えだ本発明による増幅回路の実施
例を示す。これは適当な外部接続によって負荷ＲＬとし
てのスピーカを駆動するプζがら西ドイツ特許出願Ｐ３
２３４４００．７から生じるようにステレオ増幅器とし
て運転することもできる。

第２図に示す本発明による半導体増幅回路の構成によれ
ば、両演算増幅器ＶＬおよびＶＲのそれぞれの非反転入
力端がそれぞれ供給抵抗Ｒ５もしくはＲ５’を介して、
分極電位Ｕｐを導く共通接続点に接続されている。電位
ＵＰを導くこの接続点は一方では中間抵抗Ｒ８を介して
分圧器Ｒ４，Ｒ３の分圧点に接続されていて、この分圧
器の一端は基準電位−■５に、そして他端は供給電位子
■８にある。電位ＵＰを有する上記接続点は他方ではコ
ンデンサＫを介して基準電位−■８に置かれる。

ただし、この場合に分圧器Ｒ４，Ｒ３および」二記接続
点はＩＣ内部に配置されていることから、フィルタコン
デンサにへの接続は接続端子ｅを介して行なわれる０コ
ンデンサにの他端は供給電圧源の基準電位−■５を供給
する極に接続されている。

演算増幅器ＶＬの反転入力端は抵抗Ｒ７を介して信号入
力端子すに接続されている。この信号入力端子すに接続
されている。この信号入力端子すば（参照符号を付さな
いで図示されている）結合コンデンサを介して処理すべ
き信号Ｕ、のための信号入力端子に接続されている。こ
れと一致するように、他方の演算増幅器の非反転入力端
が増幅回路を収容する半導体基板の該当せる信号入力端
子ａ′を介して（同様に参照符号を付さないで図示され
ているコンデンサの介在のもとて）、増幅器によって処
理すべき信号Ｕ、のだめの全体回路の入力端と接続され
ている０両演算増幅器ｖＬ。

ＶＲ間の相違として、演算増幅器ＶＬの場合には反転入
力端子が抵抗Ｒ７を介して信号入力端子すに接続されて
いるのに対して演算増幅器ＶＲの場合には非反転入力端
が直列抵抗の介在なしに信号入力端子ａ′に接続されて
いることだけが確認されるべきである。さらに注意すべ
きことはこの関係で、直列抵抗Ｒ７は演算増幅器ＶＬに
属する負帰還抵抗Ｒ６と等しく一シであることである。

さらに確認すべきことは、増幅回路の他の駆動方式では
、例えばステレオ増幅器として使用する場合には演算増
幅器ＶＬの非反転入力端も処理すべき信号Ｕを受けるよ
うに用意され得ることである。この場合には処理すべき
信号Ｕ、は、例えば同様に結合コンデンサを介して、演
算増幅器ＶＬの非反転入力端につながっている信号入力
端子ａに印加される。この場合、少なくともたいていの
場合信号入力端子すの信号印加、しだがって演算増幅器
ｖＬの反転入力端の信号印加は除かれる。

同様に第２図による回路の集積範囲に属する負帰還回路
部分Ｒ１，Ｒ２，Ｒ６もしくはＲ１／。

Ｒ２’、、Ｒ６’は演算増幅器ＶＬおよびＶＲにおいて
同じように構成され、回路定数の選定をなされている。

演算増幅器ＶＬにおいて信号出力端がまず抵抗Ｒ１を介
して、それから負帰還抵抗Ｒ６を介して該当せる反転入
力端と接続されているのと同様に、演算増幅器ＶＲの場
合には信号出力端が抵に接続され、この抵抗Ｒ６’がＶ
Ｒの反転入力端に接続されている。さらに抵抗Ｒ１′の
ＶＲ出力端と反対側の端子は抵抗Ｒ２’を介して基準電
位−■。

のための第１の端子りに接続されている。これと同じこ
とが演算増幅器ＶＬの出力端に接続された分圧器抵抗Ｒ
１ｖｃ、も当てはまり、この抵抗Ｒ１は抵抗Ｒ２を介し
て基準電位−ｖ５のための端子りに接続されている。さ
らに、中間抵抗Ｒ８およびそれぞれ１つの供給抵抗Ｒ５
もしくはＲ５’の介在のもとて両演算増幅器ＶＬおよび
ＶＲの非反転入力端の電圧供給に用いられる既述の分圧
器Ｒ３゜Ｒ４の足点Ｒ４が基準電位−■５のための上記
端子りに接続されている。

さらに、上述の端子りは、両演算増幅器ＶＬおよびＶＲ
の次の部分、すなわち一方において直接に基準電位−Ｖ
、を受ける部分および他方において該当増幅器の終段電
流Ｊ　ではなくて該増幅器に属する前段の電流Ｊ■だけ
を導く部分に接続さの給電のだめに、本発明にしだがっ
て、基準電位−■５のだめの第２の供給端子が用いられ
る。との第２の供給端子は両演算増幅器ＶＬおよびＶＲ
に共通に設けられており、本来の集積回路の外部におい
てはじめて他方の基準電圧端子りとの導電接続を得る。

両信号出力端子Ｃおよびｄに関しては、それらが増幅器
出力を受けるスピーカＲＬによって橋絡されていること
がわかる０さらに、それらの信号出力端子Ｃおよびｄは
それぞれコンデンサと抵抗との直列回路を介して供給電
圧源の基準電位−ｖｓを供給する極に接続されている。

この供給電圧源の供給電信子■５を供給する極は供給端
子ｆに接続される。この供給端子ｆは一方では両演算増
幅器の非反転入力端の電圧供給のだめにあるＩＣ内部の
分圧器Ｒ３，Ｒ４の基準電位−■　と反対側の端子、す
なわち抵抗Ｒ３側の端子に接続されている。この供給電
位十ｖ５用の端子は、前段に属していようが後段に属し
てい」：うが供給電信子Ｖ、を直接に受けるべきすべて
の両演算増幅器の点につながっている。

西ドイツ特許出願Ｐ３２３４４００．７の開示内容に合
わせて、演算増幅器ＶＬの負帰還抵抗ｄ：、供給抵抗Ｒ
５とこの供給抵抗から分圧器Ｒ３，Ｒ４の分圧点へ導く
中間抵抗Ｒ８に対して、Ｒ’　６　＝’Ｒ５十２Ｒ８が
成り立つように、またＲ６’　＝Ｒ５’　＋２Ｒ８が成
り立つように調整するとよい。この場合、両演算増幅器
ＶＬおよびＶＲは構造および回路定数が等しぐ、Ｒ６＝
　Ｒ６’である。上記の西ドイツ特許出願が開示すると
おり、か＼る設計により両演算増幅器をそれらの負帰還
回路ともども一つの共通のＩＣにモノリシックに集積す
ることがやっと可能になるのである。

演算増幅器ＯｖもしぐはＶＬおよびＶＲの回路構成は第
３図による回路案にしたがうのが有利である。この回路
案は相補形式のバイポーラ技術にて実施されており、こ
れのモノリシックＩＣの実現には何の困難もない。

か＼る増幅器の非反転入力端１はＩ）ｎｌ））ランジス
タｔ４のベースを制御し、このＩ）ｎｌ））ランジスタ
のコレクタは基準電位−Ｖ５に接続されており、またエ
ミッタはダイオードｄ２のカソードに接続され、このダ
イオードｄ２を介して第２のｐ　ｎ’ｐ　）ランジスタ
ｔ３のベースに接続されている。反転入力端２の回路は
非反転入力端１０回路に対応している。つまり、反転入
力端２は第３のｐｎｐトランジスタｔ１のベースの接続
端子をなしており、このｐｎｐ）ランジスタｔ１のコレ
クタは同様に基準電位−Ｖ５に接続されており、まだと
のｐｎｐ）ランジスタｔ１のエミッタはダイオードｄｌ
に接続され、このダイオードｄ１を介して第４のｐｎｐ
）ランジスタｔ２のベースに接続されている。第２のｐ
ｎｐ）ランジスタｔ３のエミッタは互いに等しい２つの
抵抗ｒ２．ｒｌの直列回路を介して第４のＩ）ｎｐ）ラ
ンジスタｔ２のエミッタと接続されている。さらに両抵
抗ｒｌ。

信子ｖ５のだめの端子ＣもしぐはｆＫ、接続されて、い
る。これに対して第１のｐｎｐ）ランジスタｔ４および
第３のｐｎｐ）ランジスタｔ１のだめの基準電位−■、
は、端子Ｂもしくばｈから第１図もしくは第２図より明
らかなＩＣ内部の接続を通して取り込まれて両トランジ
スタに供給される。

第２のｐｎｐトランジスタｔ３のコレクタは第１のｎｌ
）ｎ　）ランジスタｔ６のコレクタと接続されており嘱
このトランジスタｔ６のエミッタは同様に上記端子Ｂも
しくはｈを介して基準電位−■。

を受ける。このトランジスタｔ６のベースは第４のｐｎ
ｐ）ランジスタｔ２のコレクタと第２のｎｐｎ）ランジ
スタｔ５のベースおよびコレクタに接続されている。こ
のｎｐｎ）ランジスタｔ５のエミッタは今まで述べたト
ランジスタに基準電位−ｖ８を与えるためにある供給端
子Ｂも１〜ぐはｈに接続されている。

第２のｐｎｐトランジスタｔ３のコレクタも第れ１つの
別のｐｎｌ））ランジスタｔ７もしくはｔ８のベースを
制御する。第４のｐｎｐトランジスタｔ２によって制御
される１）ｎｐ）ランジスタｔ７のエミッタは定電流回
路１２を介して供給電位子ｖ５のだめの端子Ａもしくば
ｆＫ接続されていて、このトランジスタｔ７のコレクタ
は基準電位−Ｖ８のだめの端子Ｂもしくはｈに接続され
ている０第２のｐ　ｎ　ｐ　Ｉ・ランジスタｔ３によっ
て制御される１）ｎｐ）ランジスタｔ８のエミッタは別
の定電流回路１３を介して供給電位子Ｖ８に置かれ、ま
たこのトランジスタｔ８のコレクタは同様に第３図との
関係で今までもっばら述べてきた供給電位−■５のだめ
の端子Ｂもしくはｈに接続されているＯしかしｐｎｐ）
ランジスタｔ７とは異なり、ｒ）ｎｌ））ランジスタｔ
８のエミッタは第３のｎｐｎトランジスタｔ９のベース
に接続されており、これに対してトランジスタｔ７に関
してはこれと類似の接続は行なわれていない。

第３のｎｐｎ）ランジスタｔ９のエミッタ・コオードｄ
３　、ａ４と第４のｎｐｎトランジスタｔｌＯのベース
・コレクタダイオード部分を橋絡する。このだめに第３
のｎｐｎ）ランジスタｔ９のコレクタが一方では第４の
定電流回路＋４を介して供給電位子Ｖｓのだめの端子Ａ
も１〜〈はｆに接続されており、他方ではダイオードｄ
３のアノードに接続されている。このダイオードｄ３の
カソードはダイオードｄ４のアノードに接続されており
、このダイオードｄ４のカソードは第４のｎｐｎ）ラン
ジスタｔｌＯのコレクタと接続されている。第４のｎｐ
ｎ）ランジスタｔｌＯのベースは第３のｎｐｎ　）ラン
ジスタｔ９のエミッタに接続されている。第４のｎｐｎ
）ランジスタｔｌＯのエミッタは端子Ｂも１〜〈はｈを
介して基準電位−Ｖ　　に置かれるＧに対して、そのト
ランジスタ＋１０のコレクタは上述の接続のほかにさら
に第７のｐｎｐ）ランジスタのベースとの直接の接続を
有する。第３のｎｐｎトランジスタｔ９のコレクタは第
５のｎｐｎトランジスタｔ１３のベースに接続されてい
る。

ｎ、ｐｎ）ランジスタｔ１３は第６のｎｐｎ）ランジス
タｔ１４とともにエミッタ結合差動増幅器を構成し１両
エミッタは第５の定電流回路ｉ５を介ｌ−て同様になお
も、この関係で繰り返し述べてきた基準電位−■５のだ
めの端子Ｂもしくはｈに接続されており、この端子は同
時に分圧器抵抗Ｒ２゜Ｒ４などの接続にも用いられる。

第５のｎｐｎトランジスタｔ１３のコレクタは第８のｐ
ｎｐ　トランジスタｔｌｌのベースおよびコレクタに接
続されている。この第８のＩ）ｎｌ））ランジスタｔｌ
ｌはエミッタを供給電位子■５のだめの端子Ａもしくは
ｆに接続され、そしてベースおよびコレクタを第９のｐ
ｎｐ）ランジスタｔ１２のベースに接続されている。こ
のｐｎｐ）ランジスタｔ１２は同様にエミッタを直接に
供給電位子ｖ５のだめの端子Ａもしくはｆ［接続され、
そしてコレクタをりおよびベースに接続されている。

別の２つのｎｐｎ）ランジスタ１１６およびｔ１７は演
算増幅器の出力段に属し、それらのエミッタ・コレクタ
区間は互いに直列接続されている。

第７のｎｐｎ　）ランジスタ１１６はコレクタを供給電
位子■５のだめの端子Ａもしくはｆに接続され、そして
エミッタを演算増幅器の信号出力端子に接続されている
。一方、第８ｎｐｎトランジスタｔ１７のエミッタは、
本発明にしだがって、これまで述べてきた端子Ｂもしく
はｈではなくて、演算増幅器の終段専用に設けられてい
る基準電位−■５のだめの端子Ｂ／もしくはｇに接続さ
れている。しだがって、演算増幅器の終段電流Ｊｅは分
圧器Ｒ１，Ｒ２およびＲ３，Ｒ４ないしはＲ１′。

Ｒ２’の足点とかかわり合うことはない。第８のｎｐｎ
）ランジスタｔ１７のコレクタは演算増幅器の信号出力
端子３と直接に接続されている。第８のｎｐｎ）ランジ
スタｔ１７のベースは抵抗ｒ５ｇのみを介して）接続さ
れている。さらにｎｐｎトランジスタｔ１７のベースは
第７のｐｎｐ　）ランジスタｔ１５のコレクタに接続さ
れている。この第７のｐｎｐ）ランジスタｔ１５は同様
に終段に属する。

これに対して第７のｎｐｎ）ランジスタ１１６のベース
は抵抗ｒ４を介して演算増幅器の信号出力端３と第７の
ｐｎｐ）ランジスタｔ１５のエミッタとに接続されてい
る。さらに第７ｎｐｎ）ランジスタｔ１６のベースは第
６のｎｐｎ）ランジスタｔ　１．４のコレクタおよびベ
ースに接続されている。演算増幅器の信号出力端３は抵
抗ｒ３を介して第５のｎｐｎトランジスタｔ１３もしく
は第６のｎｐｎトランジスタｔ１４のエミッタに接続さ
れている。

コレクタを基準電位−Ｖ、のための端子Ｂもしくはｈに
接続されているｐｎｐトランジスタｔ７はｐｎｒ））ラ
ンジスタｔ８のベース電流を補償する。

（ハ） 集積増幅回路における演算増幅器の好適な構成側上述の
単位演算増幅器の構成は次の利点をもたらすＯ ａ）ダイオードｄ１およびｄ２により演算増幅器の入力
端子１および２の−■８捷での対称動作範囲が得られる
。

ｂ）オフセットの最小化が次の措置によって行なわれる
。

（１）トランジスタｔ５およびｔ６のベース電流標準的
な電流増幅度のために１５およびｔ６のエミツタ面積比
を介して補償する。

＋２１１８のベース電流を、既に述べたようにｔ８と同
じコレクタ電流を流す同じｐｔｚ）トランジスタｔ７の
ベース電流によって補償する。

したがって、ｉ　２　＝　ｉ　３が成り立たなければな
らない。

【図面の簡単な説明】

第１図は本発明による集積増幅回路の実施例を示す回路
図、第２図は本発明による集積増幅回路の応用例を示す
回路図、第３図は本発明による（財） ＯＶ、ＶＬ、ＶＲ−＝演算増幅器、 （Ｒ１、Ｒ２）　、　（Ｒ１／　、Ｒ２／）・・・第１
の分圧器、（Ｒ３，Ｒ４）・・・第２の分圧器、 Ｒ５，Ｒ５’・・・供給抵抗、 Ｒ６，Ｒ６’・・・負帰還抵抗、 ＲＬ・・・負荷要素、 Ａ、ｆ・・・第１の供給端子、 Ｂ　、　ｈ・・・第２の供給端子、 Ｂ、ｇ・・・第３の供給端子。 ＩＧ　１

Claims (1)

1. 【特許請求の範囲】 １）演算増幅器と、この演算増幅器の非反転入力端に接
   続されていてとりわけ外部コンデンサを介して入力信号
   を受ける信号入力端子と、この演算増幅器の信号出力端
   に接続されている信号出力端子と、供給電位を受ける第
   １の供給端子と、基準電位を受ける第２の供給端子とを
   備えていて、両供給端子は演算増幅器の供給電位および
   基準電位を受けるべき内部接続端子に接続されていて、
   さらに演算増幅器の信号出力端は第１の抵抗分圧器を介
   して基準電位に置かれ、この分圧器の分圧点は純抵抗性
   負帰還のために負帰還抵抗を介して演算増幅器の反転入
   力端に接続されていて、演算増幅器の非反転入力端は供
   給抵抗を介して第２の抵抗分圧器の分圧点に接続されて
   いて、端子に接続され、第２の分圧器の他端は基準電位
   を受ける供給端子に接続されているような集積増幅回路
   において、基準電位（−Ｖ５）を受ける第３の供給端子
   （８７９ｇ）が設けられて演算増幅器（、ＯＶ　）の出
   力段に付属させられていて、基準電位（−Ｖ、）を受け
   る他の供給端子（Ｂａｈ）に対する内部の導電接続はな
   く、この他の供給端子は演算増幅器の入力段並びに演算
   増幅器（ＯＶ）の両信号入力端に接続されている両分圧
   器（Ｒ１，Ｒ２；Ｒ３゜Ｒ４）に基準電位を供給するた
   めにだけ用いられるようにしたととを特徴とする集積増
   幅回路０ ２）基準電位（−Ｖ５．）のだめの両接続端子の電位の
   受は入れは基準電位を供給する供給電圧源からの個別の
   配線によって行なわれることを特徴とする特許請求の範
   囲第１項記載の集積増幅回路・ 卑電位供給端子（Ｂ′）への導体が同時に集積増幅回路
   のための冷却体として用いられることを特徴とする特許
   請求の範囲第１項まだは第２項に記載の集積増幅回路。