JPS597975B2 - デ−タ収集装置 - Google Patents
デ−タ収集装置Info
- Publication number
- JPS597975B2 JPS597975B2 JP4292677A JP4292677A JPS597975B2 JP S597975 B2 JPS597975 B2 JP S597975B2 JP 4292677 A JP4292677 A JP 4292677A JP 4292677 A JP4292677 A JP 4292677A JP S597975 B2 JPS597975 B2 JP S597975B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- terminal
- terminal device
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000013480 data collection Methods 0.000 title claims description 8
- 238000012545 processing Methods 0.000 claims description 31
- 230000005540 biological transmission Effects 0.000 claims description 12
- 238000005259 measurement Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 230000010355 oscillation Effects 0.000 claims 2
- 230000008054 signal transmission Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 101100232371 Hordeum vulgare IAT3 gene Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】
本発明はゼータ処理装置と数台の端末装置を有する計測
システムにおいて、簡単な回路構成と接続方式によるデ
ータ収集方式に関するもので、測定の効率化をはかり、
かつ、各端末との接続の複雑さを減少せしめ、もつて価
格の低減および信頼性の向上を得ることを目的とする。
システムにおいて、簡単な回路構成と接続方式によるデ
ータ収集方式に関するもので、測定の効率化をはかり、
かつ、各端末との接続の複雑さを減少せしめ、もつて価
格の低減および信頼性の向上を得ることを目的とする。
従来、多数の端末装置により構成される計測システムの
データコレクタ方式において、各種のものが考案されて
いるが、いずれも多数接続の容易ノ さ、測定の正確さ
、早さおよび価格、信頼性、拡張性等の面で一長一短を
持つていた。
データコレクタ方式において、各種のものが考案されて
いるが、いずれも多数接続の容易ノ さ、測定の正確さ
、早さおよび価格、信頼性、拡張性等の面で一長一短を
持つていた。
例えば、近時、多方面にわたつて使用されているものと
してデータハイウェイ方式がある。この方式は端末装置
間同志のデータ伝送に共通のシリアル転送バス; を使
用している為、配線数は少なく、接続の容易さという面
ですぐれているが、システム全体を制御する為のホスト
コンピュータの如き大規模なデータ処理装置が必要であ
り、またそれに付随して各種の特別な制御装置、例えば
、データ遠隔端局装置やステーシヨン等が必要であり、
この力式における価格面での大幅なコストアツプが強い
られる。また、この方式はシステム全体の線路長が長く
なれば有効となり得るが、中規模程度のシステムにおい
て、この方式の特徴をいかせないという欠点を有してい
る。最も簡単な方式として、直接並列配線方式がある。
この方式は端末装置と同数のデータ処理装置が必要であ
るので本装置間接続の為の特別な制御回路が不要である
が、装置が多数にふえた場合、配線数が大幅に増加し、
接続の複雑さ、信頼性、拡張性の低さおよび価格面の大
幅なコストアツプはまぬがれなくなる。本発明は上記従
来技術に鑑み共通のバスラインを使つたパラレルバス方
式に関するものである。
してデータハイウェイ方式がある。この方式は端末装置
間同志のデータ伝送に共通のシリアル転送バス; を使
用している為、配線数は少なく、接続の容易さという面
ですぐれているが、システム全体を制御する為のホスト
コンピュータの如き大規模なデータ処理装置が必要であ
り、またそれに付随して各種の特別な制御装置、例えば
、データ遠隔端局装置やステーシヨン等が必要であり、
この力式における価格面での大幅なコストアツプが強い
られる。また、この方式はシステム全体の線路長が長く
なれば有効となり得るが、中規模程度のシステムにおい
て、この方式の特徴をいかせないという欠点を有してい
る。最も簡単な方式として、直接並列配線方式がある。
この方式は端末装置と同数のデータ処理装置が必要であ
るので本装置間接続の為の特別な制御回路が不要である
が、装置が多数にふえた場合、配線数が大幅に増加し、
接続の複雑さ、信頼性、拡張性の低さおよび価格面の大
幅なコストアツプはまぬがれなくなる。本発明は上記従
来技術に鑑み共通のバスラインを使つたパラレルバス方
式に関するものである。
以下、図面と共に本発明の構成を説明する。第1図に全
体構成図を示す。TOからT6までは各種データ測定機
能を有する端末装置である。Dl,D2は端末装置T。
からT6よりの出力データ群を処理するデータ処理装置
(例えば、パンチヤ、プリンタ、表示顕等)であり、こ
の場合、2台有しているのは1台をバツクアツプの一手
段として用いている為であり、以下の説明において、装
置D1を通常使用するものとする。BCはバス制御装置
であり、端末装置T。からT6とデータ処理装置D1あ
るいはD2の間のデータ伝送を制御する。第2図および
第3図に本発明の詳細な回路構成を示す。第2図は該端
末装置T。からT6が有するインタフエース回路(以下
1/F回路と略す)であり、この回路は端末装置が何ら
かのデータ測定を行ないデータ伝送準備が整つた状態で
、端末装置より各種信号が送られI/F回路を介して第
3図のバス制御装置の回路と接続される。第4図は第2
図および第3図の回路のタイミングチヤートを示す。以
下、本発明の詳細について説明する。
体構成図を示す。TOからT6までは各種データ測定機
能を有する端末装置である。Dl,D2は端末装置T。
からT6よりの出力データ群を処理するデータ処理装置
(例えば、パンチヤ、プリンタ、表示顕等)であり、こ
の場合、2台有しているのは1台をバツクアツプの一手
段として用いている為であり、以下の説明において、装
置D1を通常使用するものとする。BCはバス制御装置
であり、端末装置T。からT6とデータ処理装置D1あ
るいはD2の間のデータ伝送を制御する。第2図および
第3図に本発明の詳細な回路構成を示す。第2図は該端
末装置T。からT6が有するインタフエース回路(以下
1/F回路と略す)であり、この回路は端末装置が何ら
かのデータ測定を行ないデータ伝送準備が整つた状態で
、端末装置より各種信号が送られI/F回路を介して第
3図のバス制御装置の回路と接続される。第4図は第2
図および第3図の回路のタイミングチヤートを示す。以
下、本発明の詳細について説明する。
第2図において、F2はJ−Kフリツプフロツプであり
、端末装置からのデータ伝送の要求信号CPUREQに
よつてトリカーがかかり、その状態は記憶される。CM
Pはデジタルコンパレータであり、端末装置T。−T6
がそれぞれ有する装置番号と、後で説明するバスライン
BL上に乗せられた4ビツトのアドレス信号SO−S3
を比較し、第3図のBC回路より送られるアドレス指定
信号ADSのタイミングにより一致信号を出力するもの
である。次にBC回路(第3図)の構成を説明する。第
3図において、GNはクロツクインヒビツト(禁止)機
能を有するクロックジェネレータであり、出力クロツク
信号CLlはカウンタC1で分周され、出力にカウンタ
C2のクロツク信号CL2と第4図に示すアドレス指定
信号ADSを得る。該クロツク信号CL2はカウンタC
2でさらに分周さへ 4ビツトの出力信号を得る。F1
はJ−Kフリツプフロツプで、I/F回路(第2図)よ
り送信されるリクエスト信号REQによりトリカーをか
け、その状態を記憶するものである。さて第3図におい
て、いまT。
、端末装置からのデータ伝送の要求信号CPUREQに
よつてトリカーがかかり、その状態は記憶される。CM
Pはデジタルコンパレータであり、端末装置T。−T6
がそれぞれ有する装置番号と、後で説明するバスライン
BL上に乗せられた4ビツトのアドレス信号SO−S3
を比較し、第3図のBC回路より送られるアドレス指定
信号ADSのタイミングにより一致信号を出力するもの
である。次にBC回路(第3図)の構成を説明する。第
3図において、GNはクロツクインヒビツト(禁止)機
能を有するクロックジェネレータであり、出力クロツク
信号CLlはカウンタC1で分周され、出力にカウンタ
C2のクロツク信号CL2と第4図に示すアドレス指定
信号ADSを得る。該クロツク信号CL2はカウンタC
2でさらに分周さへ 4ビツトの出力信号を得る。F1
はJ−Kフリツプフロツプで、I/F回路(第2図)よ
り送信されるリクエスト信号REQによりトリカーをか
け、その状態を記憶するものである。さて第3図におい
て、いまT。
−T6の端末装置のいずれからもREQ信号がないもの
とするとF1のフリツプフロツプの出力QばL1で、該
クロックジェネレータGNはCLl信号を出力し、カウ
ンタC1により、ADS信号とCL2信号を得る。CL
2信号はカウンタC2のクロツク信号として加えられる
と同時にゲートG1の入力端子に加えられる。この場合
、ゲートG1の他の端子は、フリツプフロツプF1のQ
端子に接続されているのでG1のゲートは開いてCL2
信号はゲートqからG5に加えられる。これにより、カ
ウンタC2の4ビツトの出力信号はゲートrからQを介
して、第4図に示すアドレス信号S。−S3を8本の共
通バスBLの4本に乗せて、TOからT6の端末装置に
送られる。この場合、端末装置T。−T6の1/F回路
(第2図)は、CMPのデイジタルコンパレータにおい
てアドレス信号S。−S4と自己の装置番号を比較して
、一致した場合、その状態を出力しているが、装置はデ
ータ測定をしていないので、フリツプフロツプF2の出
力は″L゛の状態であり、ゲートG,は閉じら札REQ
信号をBC回路(第3図)へ送ることが出来ないので、
BC回路はT。からT6の端末装置へアドレス信号を送
るのみである。ここで、例えば端末装置T5が何らかの
データ測定を行ない、データ送信の要求信号CPURE
Qが出た場合、その信号はI/F回路(第2図)のフリ
ツプフロツプF2に加えられ、出力Qを”H″にする。
とするとF1のフリツプフロツプの出力QばL1で、該
クロックジェネレータGNはCLl信号を出力し、カウ
ンタC1により、ADS信号とCL2信号を得る。CL
2信号はカウンタC2のクロツク信号として加えられる
と同時にゲートG1の入力端子に加えられる。この場合
、ゲートG1の他の端子は、フリツプフロツプF1のQ
端子に接続されているのでG1のゲートは開いてCL2
信号はゲートqからG5に加えられる。これにより、カ
ウンタC2の4ビツトの出力信号はゲートrからQを介
して、第4図に示すアドレス信号S。−S3を8本の共
通バスBLの4本に乗せて、TOからT6の端末装置に
送られる。この場合、端末装置T。−T6の1/F回路
(第2図)は、CMPのデイジタルコンパレータにおい
てアドレス信号S。−S4と自己の装置番号を比較して
、一致した場合、その状態を出力しているが、装置はデ
ータ測定をしていないので、フリツプフロツプF2の出
力は″L゛の状態であり、ゲートG,は閉じら札REQ
信号をBC回路(第3図)へ送ることが出来ないので、
BC回路はT。からT6の端末装置へアドレス信号を送
るのみである。ここで、例えば端末装置T5が何らかの
データ測定を行ない、データ送信の要求信号CPURE
Qが出た場合、その信号はI/F回路(第2図)のフリ
ツプフロツプF2に加えられ、出力Qを”H″にする。
第4図に示すバスラインBL上の信号SOからS3が順
次走査して、いま端末装置T5の1/F回路上のデジタ
ルコンパレータCMPにおいて装置番号DNOと一致し
た場合、アドレス指定信号ADSによるタイミングで(
第4図参照)デジタルコンパレータCMPより一致信号
が出力さへゲートG9の一端子に加えられる。ゲートG
,の他端子はフリツプフロツプF2の出力Qに接続され
ており、この場合、1H゛なのでゲートG9より、第4
図に示す送信要求信号REQが第3図のBC回路・\送
られる。第3図のBC回路はこのREQ信号をフリツプ
フロツプF1に受け、出力Qは″H゛になり、これによ
りクロックジェネレータGNをインヒビツトにすると共
にゲートGlおよびq−qを閉じる。以上の状態で端末
装置T5はBC回路と一対一に対応していると同時にデ
ータ処理装置D1と対応している。以下、その説明を行
なう。
次走査して、いま端末装置T5の1/F回路上のデジタ
ルコンパレータCMPにおいて装置番号DNOと一致し
た場合、アドレス指定信号ADSによるタイミングで(
第4図参照)デジタルコンパレータCMPより一致信号
が出力さへゲートG9の一端子に加えられる。ゲートG
,の他端子はフリツプフロツプF2の出力Qに接続され
ており、この場合、1H゛なのでゲートG9より、第4
図に示す送信要求信号REQが第3図のBC回路・\送
られる。第3図のBC回路はこのREQ信号をフリツプ
フロツプF1に受け、出力Qは″H゛になり、これによ
りクロックジェネレータGNをインヒビツトにすると共
にゲートGlおよびq−qを閉じる。以上の状態で端末
装置T5はBC回路と一対一に対応していると同時にデ
ータ処理装置D1と対応している。以下、その説明を行
なう。
データ処理装置D1からのレデイ信号RDYlはゲート
G8でフリツプフロツプF1の出力QとNANDをとつ
てそのレデイ信号RDYを端末装置T5のI/F回路に
送る。第2図において、フリツプフロツプF3はREQ
信号が出ていることによつて出力Qはすで(びH゛にな
つており、第3図のBC回路より送られたRDY信号は
ゲートGlOを通つて端末装置側・\レデイ信号CPU
RDYを送る。これを受けることにより端末装置よりコ
マンド信号CPUCMDをインバータ12を介して第3
図のBC回路へ送ると共にデータCPUDBをI/Oポ
ートP1・\送る。1/0ポートP,を介したCPUD
BはゲートGllからGl8のそれぞれの入力端子に加
えられた該CPURDY信号とNANDを通つてバスラ
インBLに乗せられる。
G8でフリツプフロツプF1の出力QとNANDをとつ
てそのレデイ信号RDYを端末装置T5のI/F回路に
送る。第2図において、フリツプフロツプF3はREQ
信号が出ていることによつて出力Qはすで(びH゛にな
つており、第3図のBC回路より送られたRDY信号は
ゲートGlOを通つて端末装置側・\レデイ信号CPU
RDYを送る。これを受けることにより端末装置よりコ
マンド信号CPUCMDをインバータ12を介して第3
図のBC回路へ送ると共にデータCPUDBをI/Oポ
ートP1・\送る。1/0ポートP,を介したCPUD
BはゲートGllからGl8のそれぞれの入力端子に加
えられた該CPURDY信号とNANDを通つてバスラ
インBLに乗せられる。
第3図のBC回路は、端末装置T5より送らたCMD信
号もゲートQ,G7に受けるが、前述のように、通常、
データ処理装置D1を優先するように設けられたデータ
処理装置選択回路SLにより、G6だけを開きデータ処
理装置D1へデータ処理命令CMDlを送つて、データ
処理を行なう。データ群の処理によつてこの動作は繰り
返すが(第4図参照)最後に全データの伝送が終了した
場合、端末装置T5よりエンド信号CPUENDが出て
、第2図のフリツプフロツプF2,F3をりセツトする
と共に第2図のBC回路のフリツプフロツプF1をりセ
ツトする。以下、該動作と同じく、第3図においてクロ
ックジェネレータGNはクロツク信号CLlを出力しゲ
ートG1は開き、再びBC回路はバスラインBL上にア
ドレス信号S。
号もゲートQ,G7に受けるが、前述のように、通常、
データ処理装置D1を優先するように設けられたデータ
処理装置選択回路SLにより、G6だけを開きデータ処
理装置D1へデータ処理命令CMDlを送つて、データ
処理を行なう。データ群の処理によつてこの動作は繰り
返すが(第4図参照)最後に全データの伝送が終了した
場合、端末装置T5よりエンド信号CPUENDが出て
、第2図のフリツプフロツプF2,F3をりセツトする
と共に第2図のBC回路のフリツプフロツプF1をりセ
ツトする。以下、該動作と同じく、第3図においてクロ
ックジェネレータGNはクロツク信号CLlを出力しゲ
ートG1は開き、再びBC回路はバスラインBL上にア
ドレス信号S。
−S4を乗せて端末装置TOからT6を走査しはじめる
。なお、第3図において端末装置から送られるCPUR
EQ信号はフリツプフロツプF2に加えられると同時に
タイマTMに入力される。
。なお、第3図において端末装置から送られるCPUR
EQ信号はフリツプフロツプF2に加えられると同時に
タイマTMに入力される。
タイマTMの設定時間はシステムの規模により任意の時
間に設定されるが、これにより、第2図のBC回路ある
いはデータ処理装置D1でなんらかの支障をきたした場
合など、設定時間内にデータ収集を行ないりセツトされ
なかつた時、端末装置側にエラーを知らせるエラー検出
機能を有する。タイマTMは該CPURDY信号によつ
てりセツトされる。また、第3図のBC回路上にはデー
タ処理装置Cl,D2それぞれからエラー信号ERl,
ER2がデータ処理装置選択回路SLへ送られており、
このSLは装置Dl,D2の選択機能を有する。例えば
、通常使用しているデータ処理装置D1が何らかの原因
によりエラー信号をERlを発生した場合、選択回路S
Lによりゲートqを閉じ、ゲートqを開いて、装置D2
に切換える。すなわち、前述のように本システムにおけ
るバツクアツプの一手段としてこの機能を有するもので
、これにより信頼性の向上が得られる。さらに本装置は
、メインテナンスの容易さという点で、第3図のBC回
路上にデイスプレイ装置を有する。表示内容として例え
ば、データ処理中の端末装置が何番の装置番号のもので
あるか、あるいは、現在、データ処理しているデータ処
理装置はいずれであり、かつ、いずれの装置がエラー信
号を発しており、どのようなエラーであるものかを示し
、よつて全装置の状態は容易に読みとれる。以上のよう
に本発明においては、(1)接続の複雑さが大幅に減少
する。
間に設定されるが、これにより、第2図のBC回路ある
いはデータ処理装置D1でなんらかの支障をきたした場
合など、設定時間内にデータ収集を行ないりセツトされ
なかつた時、端末装置側にエラーを知らせるエラー検出
機能を有する。タイマTMは該CPURDY信号によつ
てりセツトされる。また、第3図のBC回路上にはデー
タ処理装置Cl,D2それぞれからエラー信号ERl,
ER2がデータ処理装置選択回路SLへ送られており、
このSLは装置Dl,D2の選択機能を有する。例えば
、通常使用しているデータ処理装置D1が何らかの原因
によりエラー信号をERlを発生した場合、選択回路S
Lによりゲートqを閉じ、ゲートqを開いて、装置D2
に切換える。すなわち、前述のように本システムにおけ
るバツクアツプの一手段としてこの機能を有するもので
、これにより信頼性の向上が得られる。さらに本装置は
、メインテナンスの容易さという点で、第3図のBC回
路上にデイスプレイ装置を有する。表示内容として例え
ば、データ処理中の端末装置が何番の装置番号のもので
あるか、あるいは、現在、データ処理しているデータ処
理装置はいずれであり、かつ、いずれの装置がエラー信
号を発しており、どのようなエラーであるものかを示し
、よつて全装置の状態は容易に読みとれる。以上のよう
に本発明においては、(1)接続の複雑さが大幅に減少
する。
すなわち、制御信号として、REQ信号、CMD信号、
END信号の3本、応答信号としてADS信号、RDY
信号の2本およびバスラインBLとして8本で、他に何
らかの信号ラインを設けたとしても15本以下しか必要
としない。(2)拡張性が得られる。すなわちシステム
全体としての規模が大きくなり、端末装置の数が増えた
としても共通のバスラインBL,AL,CLに接続する
だけで可能である。(3)データ伝送要求が各端末装置
に同時に発生しても各端末装置はデータ収集装置によつ
て順次走査されてデータの収集が行なわれる為、一部の
端末装置に処理が偏ることがない。(4)特にアドレス
問合せを行なわなくともデータ収集装置上で現在、共通
バスを占有している端末装置の端末アドレスが容易に確
認でき、システムの動作状況のモニタやメンテナンスが
容易である。(5)共通バスの占有期間が端末装置のデ
ータ量、処理速度に応じて柔軟に設定できる。さらに信
頼性の向上が得られる。また価格の低減をはかれる。す
なわち、BC回路およびI/F回路は簡単な構成で部品
数が少ない為、信頼性が向上すると共に安価にできる。
END信号の3本、応答信号としてADS信号、RDY
信号の2本およびバスラインBLとして8本で、他に何
らかの信号ラインを設けたとしても15本以下しか必要
としない。(2)拡張性が得られる。すなわちシステム
全体としての規模が大きくなり、端末装置の数が増えた
としても共通のバスラインBL,AL,CLに接続する
だけで可能である。(3)データ伝送要求が各端末装置
に同時に発生しても各端末装置はデータ収集装置によつ
て順次走査されてデータの収集が行なわれる為、一部の
端末装置に処理が偏ることがない。(4)特にアドレス
問合せを行なわなくともデータ収集装置上で現在、共通
バスを占有している端末装置の端末アドレスが容易に確
認でき、システムの動作状況のモニタやメンテナンスが
容易である。(5)共通バスの占有期間が端末装置のデ
ータ量、処理速度に応じて柔軟に設定できる。さらに信
頼性の向上が得られる。また価格の低減をはかれる。す
なわち、BC回路およびI/F回路は簡単な構成で部品
数が少ない為、信頼性が向上すると共に安価にできる。
第1図は計測システムのシステム構成図、第2図は第1
図における端末装置に設けられたインターフエース回路
の回路構成図、第3図は第1図におけるバス制御装置の
回路構晟図、第4図は第2図および第3図の回路動作を
説明する為のタイミングチヤート図である。 BC・・・・・・バス制御装置、D,,D2・・・・・
・データ処理装置、TO−T6・・・・・・端末装置、
BL・・・・・・バスライン、AL・・・・・・応答ラ
イン、CL・・・・・・制御ライン、TM・・・・・・
タイマー、CMP・・・・・・デイジタルコンパレータ
、CPUEND・・・・・・端末よりのエンド信号、C
PUREQ・・・・・・端末からの要求信号、ER,E
Rl,ER2・・・・・・エラー信号、DNO・・・・
・・装置番号、CPURDY・・・・・・端末へのレデ
イ信号、CPUDB・・・・・・データ、CPUCMD
・・・・・・端末よりデータ処理命令信号、CMD,C
MDl,CMD2・・・・・・データ処理命令信号、R
EQ・・・・・・要求信号、RDY・・・・・・レデイ
信号、ADS・・・・・・BC回路よりのアドレス指定
信号、CMP・・・・・・デイジタルコンパレータ、E
ND・・・・・・エンド信号、SO−S3・・・・・・
アドレス信号。
図における端末装置に設けられたインターフエース回路
の回路構成図、第3図は第1図におけるバス制御装置の
回路構晟図、第4図は第2図および第3図の回路動作を
説明する為のタイミングチヤート図である。 BC・・・・・・バス制御装置、D,,D2・・・・・
・データ処理装置、TO−T6・・・・・・端末装置、
BL・・・・・・バスライン、AL・・・・・・応答ラ
イン、CL・・・・・・制御ライン、TM・・・・・・
タイマー、CMP・・・・・・デイジタルコンパレータ
、CPUEND・・・・・・端末よりのエンド信号、C
PUREQ・・・・・・端末からの要求信号、ER,E
Rl,ER2・・・・・・エラー信号、DNO・・・・
・・装置番号、CPURDY・・・・・・端末へのレデ
イ信号、CPUDB・・・・・・データ、CPUCMD
・・・・・・端末よりデータ処理命令信号、CMD,C
MDl,CMD2・・・・・・データ処理命令信号、R
EQ・・・・・・要求信号、RDY・・・・・・レデイ
信号、ADS・・・・・・BC回路よりのアドレス指定
信号、CMP・・・・・・デイジタルコンパレータ、E
ND・・・・・・エンド信号、SO−S3・・・・・・
アドレス信号。
Claims (1)
- 【特許請求の範囲】 1 それぞれに計測機能とデータ伝送機能を有する複数
個の端末装置と、前記端末装置に共通バスで接続され前
記端末装置で発生するデータの処理機能を有する単一あ
るいは複数個のデータ処理装置の中間に介在して、前記
端末装置のデータ収集を行うデータ収集装置であつて、
前記端末装置より送信されるデータ伝送要求信号をセッ
ト信号とし、データ伝速完了信号をリセット信号とする
フリップフロップ、前記フリップフロップの出力信号の
セット状態によつてクロック発振を停止し、リセット状
態によつてクロック発振を継続するクロックジェネレー
タ、および前記クロックジェネレータの出力クロック信
号を分周し、前記端末装置の端末アドレス信号を生成す
るカウンタ回路を備え、データ伝送を要求している端末
装置の端末アドレス信号送出時の結合タイミングによつ
て、前記クロックジェネレータおよび前記カウンタ回路
を固定し、共通バス結合状態として前記データ処理装置
とデータ伝送を要求している一台の端末装置を対応させ
てデータの収集を行うデータ収集装置。 2 特許請求の範囲第1項において、データ処理装置を
複数台用意し、データ処理装置選択回路により前記デー
タ処理装置を優先順位にしたがつて選択し、前記データ
処理装置からの信号により前記選択回路の切換を制御す
ることを特徴とするデータ収集装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4292677A JPS597975B2 (ja) | 1977-04-13 | 1977-04-13 | デ−タ収集装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4292677A JPS597975B2 (ja) | 1977-04-13 | 1977-04-13 | デ−タ収集装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53127250A JPS53127250A (en) | 1978-11-07 |
| JPS597975B2 true JPS597975B2 (ja) | 1984-02-22 |
Family
ID=12649616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4292677A Expired JPS597975B2 (ja) | 1977-04-13 | 1977-04-13 | デ−タ収集装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS597975B2 (ja) |
-
1977
- 1977-04-13 JP JP4292677A patent/JPS597975B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53127250A (en) | 1978-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0518488A1 (en) | Bus interface and processing system | |
| US4528626A (en) | Microcomputer system with bus control means for peripheral processing devices | |
| US5287457A (en) | Computer system DMA transfer | |
| US4611275A (en) | Time sharing device for access to a main memory through to a single bus connected between a central computer and a plurality of peripheral computers | |
| EP0421696A2 (en) | Staggered access memory | |
| EP0780774A1 (en) | Logical address bus architecture for multiple processor systems | |
| JPS597975B2 (ja) | デ−タ収集装置 | |
| EP0382342B1 (en) | Computer system DMA transfer | |
| JPH0350604A (ja) | マルチシーケンス制御装置 | |
| SU1702381A1 (ru) | Устройство дл межмашинного обмена информацией | |
| SU857965A1 (ru) | Абонентский пункт | |
| SU1081638A1 (ru) | Устройство дл управлени обменом информации | |
| RU1798798C (ru) | Многомашинна вычислительна система | |
| JPH039497B2 (ja) | ||
| JPS58159126A (ja) | デ−タ処理システム | |
| JPS6130300B2 (ja) | ||
| SU1734098A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с группой внешних устройств | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| SU1559351A1 (ru) | Устройство дл сопр жени двух ЭВМ | |
| SU955055A1 (ru) | Микропрограммное устройство управлени | |
| RU1803918C (ru) | Многоканальное устройство дл подключени абонентов к общей магистрали | |
| SU898412A1 (ru) | Многоканальное устройство дл сопр жени модулей процессора | |
| KR900003590B1 (ko) | 원 보드 메모리의 듀얼 포트 제어회로 | |
| SU1118997A1 (ru) | Устройство дл обмена информацией | |
| SU1156083A1 (ru) | Устройство дл сопр жени |