JPS5980177A - モ−タの位相制御回路 - Google Patents
モ−タの位相制御回路Info
- Publication number
- JPS5980177A JPS5980177A JP57190188A JP19018882A JPS5980177A JP S5980177 A JPS5980177 A JP S5980177A JP 57190188 A JP57190188 A JP 57190188A JP 19018882 A JP19018882 A JP 19018882A JP S5980177 A JPS5980177 A JP S5980177A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- reset
- phase
- counter
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明はビデオテープレコーダのドラムやキャプスタ
ン等の回転体を駆動するモータに適用して好適なモータ
の位相制御回路に関する。
ン等の回転体を駆動するモータに適用して好適なモータ
の位相制御回路に関する。
背景技術とその問題点
例えはドラムモータの位相制御回路に２６いてはその記
録時、゜基準信号としてテレビジョン信号の垂直同期信
号を使用し、この位相にドラムモータの回転位相が一致
するような位相制御かかけられているが、最近では基準
信号としてこの外都基ｉ−ｊ，に信号に代え、内部にお
いて発生させた基準パルスを利用するようにしているも
のがある。
録時、゜基準信号としてテレビジョン信号の垂直同期信
号を使用し、この位相にドラムモータの回転位相が一致
するような位相制御かかけられているが、最近では基準
信号としてこの外都基ｉ−ｊ，に信号に代え、内部にお
いて発生させた基準パルスを利用するようにしているも
のがある。
第１図はその一例を示す系統図であって、基準′クロツ
クの発生源ｍよりの基準クロックか内部基準パルス発生
用のカウンタ（２）に供給され、基準クロックが所定の
比で分周される。この例では、基Ｐｃ１（第２図Ｂ）が
形成され、これが更にｉの分局器（３》に供給されて基
準パルスＰｃ２Ｃ８２図Ｃ）が形成される。
クの発生源ｍよりの基準クロックか内部基準パルス発生
用のカウンタ（２）に供給され、基準クロックが所定の
比で分周される。この例では、基Ｐｃ１（第２図Ｂ）が
形成され、これが更にｉの分局器（３》に供給されて基
準パルスＰｃ２Ｃ８２図Ｃ）が形成される。
カウンタ（２）は外部垂直同期パルスＶＤ （第２図Ａ
）によってリセットされるから、第２の基準パルスＰＣ
２は、垂直同期パルスＶＤに位相クロックされたものと
なって出力される。垂直同期パルスＶＤに位相クロック
されたこの基準パルスＰＣ２は位相制御系（１０）の基
準パルスとして供給される。
）によってリセットされるから、第２の基準パルスＰＣ
２は、垂直同期パルスＶＤに位相クロックされたものと
なって出力される。垂直同期パルスＶＤに位相クロック
されたこの基準パルスＰＣ２は位相制御系（１０）の基
準パルスとして供給される。
位相側側１系（１０）は周知のように位相比較器（４）
を有し、これにはドラムモータ（５）の回転に対応して
出力される回転位相パルスＰＧか供給されて基準パルス
ＰＣ２どの位相が比較され、これがローパスフィルタ＋
６） Ｋ ：ｔ６いて平滑された後、ドライブ回路（７
）に供給されてドラムモータ（５）の回転速度、従って
回転位相が制π１１される。
を有し、これにはドラムモータ（５）の回転に対応して
出力される回転位相パルスＰＧか供給されて基準パルス
ＰＣ２どの位相が比較され、これがローパスフィルタ＋
６） Ｋ ：ｔ６いて平滑された後、ドライブ回路（７
）に供給されてドラムモータ（５）の回転速度、従って
回転位相が制π１１される。
尚、（８）はドラムモータ（５）よりその回転に同期し
たパルスＰＱを得るための検出器であって、この例では
パルス発生器が使用される。
たパルスＰＱを得るための検出器であって、この例では
パルス発生器が使用される。
この（１４成によっても、ドラムモータ（５）の回転位
相は垂直同期パルスＶＬ）の位相にロックさせるこ・
とができる。セし壬、この構成によれば、垂直回期パル
スＶＤが例えば弱゛蹴界等の時に欠落しても、カウンタ
（２）は６０Ｈｚで自走しているため基準パルスＰＣ２
の欠落は生じない。従って永石同期パルスＶＤが欠落し
ても、位オ目制☆１」１系Ｕ］））の乱れは生じない。
相は垂直同期パルスＶＬ）の位相にロックさせるこ・
とができる。セし壬、この構成によれば、垂直回期パル
スＶＤが例えば弱゛蹴界等の時に欠落しても、カウンタ
（２）は６０Ｈｚで自走しているため基準パルスＰＣ２
の欠落は生じない。従って永石同期パルスＶＤが欠落し
ても、位オ目制☆１」１系Ｕ］））の乱れは生じない。
ところが、この第１図構成のものでは、カウンタ（２）
は垂直同期パルスＶＤによってリセットされる構成とな
っているためＫ、例えはチャンネルを切り換えたとき等
においても切換後のチャンネルにおける垂直同期パルス
ＶＤの位相にロックするような制御が行なわれる。例え
は、８合２図りに示すようにチャンネルを切り換えるこ
とによって垂直回期パルスＶＤ自体の位相が大幅に変動
した場合でも、この垂直同期パルスＶＬ）の位相圧ロッ
クするよ５な位相制御がなされるためにドラムモータ（
５）の回転が急激に変動してしまう。
は垂直同期パルスＶＤによってリセットされる構成とな
っているためＫ、例えはチャンネルを切り換えたとき等
においても切換後のチャンネルにおける垂直同期パルス
ＶＤの位相にロックするような制御が行なわれる。例え
は、８合２図りに示すようにチャンネルを切り換えるこ
とによって垂直回期パルスＶＤ自体の位相が大幅に変動
した場合でも、この垂直同期パルスＶＬ）の位相圧ロッ
クするよ５な位相制御がなされるためにドラムモータ（
５）の回転が急激に変動してしまう。
放送局間ではそのテレビジョン信号の垂直同期パルスの
位相は規定されていないため、このように前のチャンネ
ルのテレビジョン信号とこれから受信しようとするチャ
ンネルのテレビジョン（Ｓ Ｍの各垂１白同期パルスの
位相が大幅に狂っている場合もしばしば生ずるから、こ
のような場合には位相制御系＋Ｉ ０１の位相引き込み
は急激でない方が好ましい。
位相は規定されていないため、このように前のチャンネ
ルのテレビジョン信号とこれから受信しようとするチャ
ンネルのテレビジョン（Ｓ Ｍの各垂１白同期パルスの
位相が大幅に狂っている場合もしばしば生ずるから、こ
のような場合には位相制御系＋Ｉ ０１の位相引き込み
は急激でない方が好ましい。
発明の目的
そこでこの発明ではこのように外部基準信号の位相自体
が大幅に乱れた場合でも、位相制御系ケ０）かソフトロ
ックするような構成となすことにより、外部、！１５準
信号の位相乱れに急激に追従することつくないようＫ
Ｌだものである。
が大幅に乱れた場合でも、位相制御系ケ０）かソフトロ
ックするような構成となすことにより、外部、！１５準
信号の位相乱れに急激に追従することつくないようＫ
Ｌだものである。
ダＩ３明の概要
そのため、この発明では、外部基準信号の位相を判別し
、チャンネル切りセさえ時等のように外部基準信号自体
の位相が以前と大幅に３（、つている場合には、位相比
較器（４）に供給する内部基準パルスの位相を変更′１
−るように構成したものである。
、チャンネル切りセさえ時等のように外部基準信号自体
の位相が以前と大幅に３（、つている場合には、位相比
較器（４）に供給する内部基準パルスの位相を変更′１
−るように構成したものである。
実施例
絖いてこの発明による位相制御回路の一例を、上述した
ようにビデオテープレコーダのドラムモータの位相制御
回路に通用した場合につき、輿３図以下を参照して説明
する。
ようにビデオテープレコーダのドラムモータの位相制御
回路に通用した場合につき、輿３図以下を参照して説明
する。
この発明においては、第３図で示すように外部基準信号
たる垂直同期パルスＶＤによって直接カウンタ（２）を
リセットするのではな（、予め複数の、それぞれ位相の
異なるリセットパルスを形成してがき、垂直同期パルス
Ｖｉ）の位相が所定量以上にずれた時には、今までとは
異なるリセットパルスによってカウンタ（２）をリセッ
トでとるようにこのカウンタ（２）に対するリセットパ
ルス形成回路圓を設けたものである。
たる垂直同期パルスＶＤによって直接カウンタ（２）を
リセットするのではな（、予め複数の、それぞれ位相の
異なるリセットパルスを形成してがき、垂直同期パルス
Ｖｉ）の位相が所定量以上にずれた時には、今までとは
異なるリセットパルスによってカウンタ（２）をリセッ
トでとるようにこのカウンタ（２）に対するリセットパ
ルス形成回路圓を設けたものである。
なお、（９）は波形整形用の回路で、第６図の基準パル
スＰｃ３が出力される。
スＰｃ３が出力される。
第４図はこのリセットパルス形成回路（２υ）の具体例
であって、カウンタ１２）の出力に基いて形成されるウ
ィンドーパルスＦ１．〜ｊ（第５図Ｃ）の形成手段圓を
有する。
であって、カウンタ１２）の出力に基いて形成されるウ
ィンドーパルスＦ１．〜ｊ（第５図Ｃ）の形成手段圓を
有する。
この形成手段１２１）としてこの例ではテコーダが使用
され、第５図Ａ−Ｃに示すように少なくとも垂直同期パ
ルスＶＤを含むようなデコード出力か利用される。この
例では、垂直同期パルスＶｌ）の立ち上りから立ち下り
の後一定則間を含むようなウィンドーパルスとなるよう
なデコード出力が利用される。
され、第５図Ａ−Ｃに示すように少なくとも垂直同期パ
ルスＶＤを含むようなデコード出力か利用される。この
例では、垂直同期パルスＶｌ）の立ち上りから立ち下り
の後一定則間を含むようなウィンドーパルスとなるよう
なデコード出力が利用される。
このウィンドーパルス囚、と外部基準信号である垂直同
期パルスＶＤはそれぞれリセットパルス形成手段（２２
１に供給されて、第５図Ｄ−Ｆに示すように垂直同期パ
ルスＶｔ＋に同期した第１のリセットパルスＰＲＲと少
くともウィンドーパルスＰ〜の立ち下りもしくは立ち上
りに同ｊν」した第２のリセットパルス、この例では立
ち上り及び立ち下りにそれぞれ（目１期して得られる第
２及び第３のリセットパルスＰＩ’ｔＦ’ 、 Ｐｌが
形成される。
期パルスＶＤはそれぞれリセットパルス形成手段（２２
１に供給されて、第５図Ｄ−Ｆに示すように垂直同期パ
ルスＶｔ＋に同期した第１のリセットパルスＰＲＲと少
くともウィンドーパルスＰ〜の立ち下りもしくは立ち上
りに同ｊν」した第２のリセットパルス、この例では立
ち上り及び立ち下りにそれぞれ（目１期して得られる第
２及び第３のリセットパルスＰＩ’ｔＦ’ 、 Ｐｌが
形成される。
これらら１〜ｉπ３のリセットパルスＰＲＲ−ＰＲＢは
リセットパルスの選択手段（２）においてその１つのパ
ルスが選択された後カウンタ（２）のリセットパルスと
して供給される。この選択手段（ハ）はそれぞれ図のよ
うなスイッチング手段（２３１（）、（２３）’）及び
（２３Ｂ）によって１み成され、これらスイッチング手
段（２３１’ｔ）〜（２３Ｂ）はその制御手段１２５）
によって所望のごとく制御される。
リセットパルスの選択手段（２）においてその１つのパ
ルスが選択された後カウンタ（２）のリセットパルスと
して供給される。この選択手段（ハ）はそれぞれ図のよ
うなスイッチング手段（２３１（）、（２３）’）及び
（２３Ｂ）によって１み成され、これらスイッチング手
段（２３１’ｔ）〜（２３Ｂ）はその制御手段１２５）
によって所望のごとく制御される。
この制御手段（２５）は香石同期パルスＶＤの周期かウ
ィンドーパルスＰＷのパルス幅以上に変動した時、第２
もしくは第３のリセットパルスＰＲＦ 、 ＰＲＢ 全
選択し、それ以外は第１のリセットパルスＰｌ？、、Ｉ
（を選択するような制御を行なうものである。
ィンドーパルスＰＷのパルス幅以上に変動した時、第２
もしくは第３のリセットパルスＰＲＦ 、 ＰＲＢ 全
選択し、それ以外は第１のリセットパルスＰｌ？、、Ｉ
（を選択するような制御を行なうものである。
そのため、この例では垂直間ｊυ１パルスＶｌ）かウィ
ンドーパルスＰｖｖのパルス幅内に有するか９ｊＨＦ、
いかを検出する比較回路シロ）が設けられ、垂直同期パ
ルスＶｌ）がウィンドーパルスＰＷの内部にあるときは
これより内部パルスＰ１ｎか出力され、これによって第
１のスイッチング手段（２３Ｒ）が制御される。
ンドーパルスＰｖｖのパルス幅内に有するか９ｊＨＦ、
いかを検出する比較回路シロ）が設けられ、垂直同期パ
ルスＶｌ）がウィンドーパルスＰＷの内部にあるときは
これより内部パルスＰ１ｎか出力され、これによって第
１のスイッチング手段（２３Ｒ）が制御される。
即ち、この内部パルスＰｉｎｌＪ″−碍られている間は
スイッチング手段（２３Ｒ）が閉合されてカウンタ（２
）は第１のリセットパルスＰＲＲによってリセットされ
る。従ってこの状態は従来と全く同じ位相制御状態であ
る。
スイッチング手段（２３Ｒ）が閉合されてカウンタ（２
）は第１のリセットパルスＰＲＲによってリセットされ
る。従ってこの状態は従来と全く同じ位相制御状態であ
る。
垂直同期パルスＶＤがウィンドーパルスＰＶｗの内部に
無いときには、比較回路ＣＪ６）からは外部パルスＰｏ
ｕ ｔが出力され、この外部パルスＰｏｕｔが出力され
たときＫは第２もしくは第３のスイッチング手段（２３
１” ）、（２３１ｇが制御される。この場合、垂直同
期パルスＶｌ）が垂直周期の前半に有するか、後半に有
ｊるかによグて使用するリセットパルスが相違する。
無いときには、比較回路ＣＪ６）からは外部パルスＰｏ
ｕ ｔが出力され、この外部パルスＰｏｕｔが出力され
たときＫは第２もしくは第３のスイッチング手段（２３
１” ）、（２３１ｇが制御される。この場合、垂直同
期パルスＶｌ）が垂直周期の前半に有するか、後半に有
ｊるかによグて使用するリセットパルスが相違する。
この例では、第５図Ａ、Ｂにおいて示すように垂直同期
パルスＶＤが垂直周期の後半にあるときには、第２のス
イッチング手段（２３Ｆ）が均１合されて第２のリセッ
トパルスＰＲ）・がカウンタ（２）に供給される。従っ
て、垂直同期パルスＶＤＩＪ″−垂直周期の前半にイｊ
る場合には、第３のスイッチング手段（２３Ｂ）が制御
されて、第３のリセットパルスＰＲＢによりカウンタ（
２）がリセットされるように構成される そのためこの制御手段シωにはパルス位置判別回路ｔ２
７）が設けられている。この判別回路（卸にはカウンタ
（２）より出力された第１の基準パルスＰｃ１と垂直同
期パルスＶｌ）が供給され、垂直同期パルスＶＤ１ が第１のａ ′ｉｓ□ｓハルスのうち、ハイレベルの区
間４あるときには、これより第２のスイッチングパルス
ＰＩ。・が出力され、ローレベルの区間にあるときには
第３のスイッチングパルスＩ）Ｂが出力されろように構
成されている。
パルスＶＤが垂直周期の後半にあるときには、第２のス
イッチング手段（２３Ｆ）が均１合されて第２のリセッ
トパルスＰＲ）・がカウンタ（２）に供給される。従っ
て、垂直同期パルスＶＤＩＪ″−垂直周期の前半にイｊ
る場合には、第３のスイッチング手段（２３Ｂ）が制御
されて、第３のリセットパルスＰＲＢによりカウンタ（
２）がリセットされるように構成される そのためこの制御手段シωにはパルス位置判別回路ｔ２
７）が設けられている。この判別回路（卸にはカウンタ
（２）より出力された第１の基準パルスＰｃ１と垂直同
期パルスＶｌ）が供給され、垂直同期パルスＶＤ１ が第１のａ ′ｉｓ□ｓハルスのうち、ハイレベルの区
間４あるときには、これより第２のスイッチングパルス
ＰＩ。・が出力され、ローレベルの区間にあるときには
第３のスイッチングパルスＩ）Ｂが出力されろように構
成されている。
但し、外部パルスＰｏｕｔが出力されない限りこれら第
２及び第３のスイッチングパルスＰＦ、ＰＢは出力され
ないようにコントロールされる。
２及び第３のスイッチングパルスＰＦ、ＰＢは出力され
ないようにコントロールされる。
従って、チャシネルを切り換えることにより垂直同期パ
ルスＶＤの位相が例えは、第６図Ａの状態７Ｊ）らＢの
状態になったものと丁れば、チャンネル切り換え前では
垂直同期パルスＶｌ’）がウィンドーパルスＰｗの内部
に入っているので比較回路シロ）からは第６図Ｅ、Ｆで
示す内外のパルスｐｊｎ−Ｐｏｕｔが出力され、その結
果第１のスイッチング手段（２，３Ｒ）のみ閉合されて
、第１のリセットパルスＰＲＲ’ （記６図Ｇ）により
カウンタ（２）がリセットされることは今まで述べた通
りであるが、チャンネルを切り換えることによって垂直
周期パルスＶ Ｊ、Ｊの位相が第６図のようにＷはどシ
フｌｊるのでこの場合にはウィンドーパルスＰｗのパル
ス幅内には垂直同期パルスＶＤが存在ぜす、従って比較
回路しＩｉＪからは外部パルスＰｏｕ ｔが出力される
。
ルスＶＤの位相が例えは、第６図Ａの状態７Ｊ）らＢの
状態になったものと丁れば、チャンネル切り換え前では
垂直同期パルスＶｌ’）がウィンドーパルスＰｗの内部
に入っているので比較回路シロ）からは第６図Ｅ、Ｆで
示す内外のパルスｐｊｎ−Ｐｏｕｔが出力され、その結
果第１のスイッチング手段（２，３Ｒ）のみ閉合されて
、第１のリセットパルスＰＲＲ’ （記６図Ｇ）により
カウンタ（２）がリセットされることは今まで述べた通
りであるが、チャンネルを切り換えることによって垂直
周期パルスＶ Ｊ、Ｊの位相が第６図のようにＷはどシ
フｌｊるのでこの場合にはウィンドーパルスＰｗのパル
ス幅内には垂直同期パルスＶＤが存在ぜす、従って比較
回路しＩｉＪからは外部パルスＰｏｕ ｔが出力される
。
そして、この場合垂直同期パルスＶＤは第１の基準パル
スＰｃ１に１６いてはそのυ半部に存在することになる
ので、この結果判別回路Ｃ２ゎからは第２のスイッチン
グパルスＰＦが出方され、これにより第２のスイッチン
グ手段（２３Ｆ）が閉合する。
スＰｃ１に１６いてはそのυ半部に存在することになる
ので、この結果判別回路Ｃ２ゎからは第２のスイッチン
グパルスＰＦが出方され、これにより第２のスイッチン
グ手段（２３Ｆ）が閉合する。
ところで、ウィンドーパルスＰ査は第１の基準パルスＰ
ｃｌの立ち上りから所定の期間、即ちτだげ経過した時
点に得られるため、第６図の場合においても同図Ｃ，Ｄ
で示すように、ての期間が到来するとウィンドーパルス
ＰＷが発生する。その結果、リセットパルス形成手段ａ
２１からは第２のリセットパルスＰＲＦが而られ、これ
が第２のスイッチング＋秩（２３１”）を弁してカウン
タ（２）にリセットパルスとして供給される。
ｃｌの立ち上りから所定の期間、即ちτだげ経過した時
点に得られるため、第６図の場合においても同図Ｃ，Ｄ
で示すように、ての期間が到来するとウィンドーパルス
ＰＷが発生する。その結果、リセットパルス形成手段ａ
２１からは第２のリセットパルスＰＲＦが而られ、これ
が第２のスイッチング＋秩（２３１”）を弁してカウン
タ（２）にリセットパルスとして供給される。
１疋って、チャンネル切り換え後は第１のリセットパル
スＰＲＲに代え、第２のリセットパルスＰＲＦによりカ
ウンタ（２）がリセットされることになる。
スＰＲＲに代え、第２のリセットパルスＰＲＦによりカ
ウンタ（２）がリセットされることになる。
ここで、チャンネル切換後の垂直同期パルスＶＤに基い
て形成される第１のリセットパルスＰＲＨによりリセッ
トされる場合と、第２のリセットパルスＰＲＦによって
リセットされる場合とでは、後者の方が第６図に示すよ
うに′【１だけリセットタイミングが遅くなる。
て形成される第１のリセットパルスＰＲＨによりリセッ
トされる場合と、第２のリセットパルスＰＲＦによって
リセットされる場合とでは、後者の方が第６図に示すよ
うに′【１だけリセットタイミングが遅くなる。
第２のリセットパルスＰＲＦ”によるカウンタ（２１の
リセットは垂直回回パルスＶＤがウィンドーパルスＰ冑
内に入るまでの間継続して行ブＬわれる。そして。
リセットは垂直回回パルスＶＤがウィンドーパルスＰ冑
内に入るまでの間継続して行ブＬわれる。そして。
このリセット区間１１において、第２のリセットパルス
ＰＲｒの周期は垂直同期パルスＶＬ）の周期よりもｌノ
・ら１゛４へと短縮され、第２のリセットパルスＰＲＦ
’の立ち上りタイミングが切換後の組直同期パルスＶｌ
）の立ち下りタイミングに潮近する。
ＰＲｒの周期は垂直同期パルスＶＬ）の周期よりもｌノ
・ら１゛４へと短縮され、第２のリセットパルスＰＲＦ
’の立ち上りタイミングが切換後の組直同期パルスＶｌ
）の立ち下りタイミングに潮近する。
このため次の区間■に至ると、遂に垂直同１ｌＪｊパル
スＶＤがウィンドーパルスＰＷのパルス幅内に存在する
ようになる。そのためこのリセット区間Ｉｌｌに至ると
比較回路■）からは今度は内部パルスＰ１ｎが発生する
。これによって、第２のスイッチングパルスＰＦの発生
が停止し、これに代って内部パルス自ｎにより第１のス
イッチング手段（２３１ｔ）が開側ｊされるから、垂直
同期パルスＶＬ）に基づく第１のリセットパルスＰＲＨ
によってカウンタ（２）がリセットされる。第１のリセ
ットパルスＰＲＲは垂直間」υ」パルスＶｌ）の立ち下
りに対応したパルスであるので、リセット区間１（に至
ることによってチャンネル切り」侍え前と同１．）之の
リセット動作が翻り返されることになる。
スＶＤがウィンドーパルスＰＷのパルス幅内に存在する
ようになる。そのためこのリセット区間Ｉｌｌに至ると
比較回路■）からは今度は内部パルスＰ１ｎが発生する
。これによって、第２のスイッチングパルスＰＦの発生
が停止し、これに代って内部パルス自ｎにより第１のス
イッチング手段（２３１ｔ）が開側ｊされるから、垂直
同期パルスＶＬ）に基づく第１のリセットパルスＰＲＨ
によってカウンタ（２）がリセットされる。第１のリセ
ットパルスＰＲＲは垂直間」υ」パルスＶｌ）の立ち下
りに対応したパルスであるので、リセット区間１（に至
ることによってチャンネル切り」侍え前と同１．）之の
リセット動作が翻り返されることになる。
このようにチャンネル切り換え直後は垂直同期パルスＶ
ｌ）の変動幅を検出し、これが所定値以上の時には第２
のリセットパルスＰＲＦによってリセットすることによ
り、ウィンドーパルスＰＶＶの立ち上りタイミングをｆ
余々にチャンネル切り候え後の垂直同期パルスＶｌ）に
近ずけるよ５ＶｃＬ、垂直同期パルスＶＤがウィンドー
パルスＰＶｉｌのパルス幅内に児全にイＪ、在すること
となった状態では通常と同様に第１のリセットパルスＰ
ＲＲＫよって、カウンタ（２）を制御１−るようにした
ものである。
ｌ）の変動幅を検出し、これが所定値以上の時には第２
のリセットパルスＰＲＦによってリセットすることによ
り、ウィンドーパルスＰＶＶの立ち上りタイミングをｆ
余々にチャンネル切り候え後の垂直同期パルスＶｌ）に
近ずけるよ５ＶｃＬ、垂直同期パルスＶＤがウィンドー
パルスＰＶｉｌのパルス幅内に児全にイＪ、在すること
となった状態では通常と同様に第１のリセットパルスＰ
ＲＲＫよって、カウンタ（２）を制御１−るようにした
ものである。
その結果、位相制御系（１０１はチャンネル切り換えに
よって漕、激な位相制御が行なわれず、ソフトロック状
態となる。
よって漕、激な位相制御が行なわれず、ソフトロック状
態となる。
垂直同期パルスＶＤの位相のずれが第６図の場合よりも
更に進み、第１の基準パルスＰＣＩのローレベルの期間
にあるようなときには、ウィンドーパルスＰν、の立ら
上りに基く第２のリセットパルスＰＲＦよりもＰＷの立
ち下りに基いて形成された第３のリセットパルスｐＨＢ
ＶＣ５いた方がより早く位相ロックする。従ってこのよ
うなときには判別回路Ｃ！η゛によってスイッチングパ
ルスＰＦ、ＰＢの出力を制御して第３のスイッチングパ
ルスｐＢによす第３のスイッチング手段（２３Ｂ）を制
御すればよい。尚この説明については前述と同様である
ので割愛″１−′る、。
更に進み、第１の基準パルスＰＣＩのローレベルの期間
にあるようなときには、ウィンドーパルスＰν、の立ら
上りに基く第２のリセットパルスＰＲＦよりもＰＷの立
ち下りに基いて形成された第３のリセットパルスｐＨＢ
ＶＣ５いた方がより早く位相ロックする。従ってこのよ
うなときには判別回路Ｃ！η゛によってスイッチングパ
ルスＰＦ、ＰＢの出力を制御して第３のスイッチングパ
ルスｐＢによす第３のスイッチング手段（２３Ｂ）を制
御すればよい。尚この説明については前述と同様である
ので割愛″１−′る、。
上述したウィンドーパルスＰＷのパルス幅は任意である
が、この幅を上述よりも更に広くすると、より一層ソフ
トロックすること忙なる１、この発明はキャプスタン、
その他の回転体の位相制御回路にも適用できる。
が、この幅を上述よりも更に広くすると、より一層ソフ
トロックすること忙なる１、この発明はキャプスタン、
その他の回転体の位相制御回路にも適用できる。
発明の詳細
な説明したこの発明の構成によれば、チャンネル切り換
え等によって垂直同期パルスｖ１）の位相が変動した場
合忙おいて、その変動幅がウィン）” −／： Ｊｌ／
ス、 Ｐ昏のパルス幅以内である場合には、第１のリ
セットパルスＰＲＲＫよってカウンタ（２）をリセット
するようになし、それ以外の場合においては垂直同期パ
ルスＶＤの位相に応じて第２もしくは第３のリセットパ
ルスＰＲＦ 、 ＦＲＢによってカウンタ（２）をリセ
ット１−るようにしたから、位相制御系００）における
内部基準パルスとしては垂直同期パルスＶＤよりは位相
の変動がゆるやがな内部基準パルスＰｃ３が供給される
ため、この内部基準パルスＰＣ３に位相ロックづ−るよ
うな閉ループ制御が行なわれる結果、位相制御系α０）
はソフトロックする。
え等によって垂直同期パルスｖ１）の位相が変動した場
合忙おいて、その変動幅がウィン）” −／： Ｊｌ／
ス、 Ｐ昏のパルス幅以内である場合には、第１のリ
セットパルスＰＲＲＫよってカウンタ（２）をリセット
するようになし、それ以外の場合においては垂直同期パ
ルスＶＤの位相に応じて第２もしくは第３のリセットパ
ルスＰＲＦ 、 ＦＲＢによってカウンタ（２）をリセ
ット１−るようにしたから、位相制御系００）における
内部基準パルスとしては垂直同期パルスＶＤよりは位相
の変動がゆるやがな内部基準パルスＰｃ３が供給される
ため、この内部基準パルスＰＣ３に位相ロックづ−るよ
うな閉ループ制御が行なわれる結果、位相制御系α０）
はソフトロックする。
従って、慈激な位相ロックに基く諸種の影響を除去する
ことができる。
ことができる。
第１図は従来のモータの位相制御回路９−例を示す系統
図、第２図はその動作説明に供する波形図、第３図はこ
の発明に係わるモータの位相制御回路をドラムモータの
制御系に沁ｊ用した場合の一例を示す系統図、８４．４
図はパルス形成回路の一例を示す系統図、第５図及び第
６図はそれぞれ、その動作説明に供する波形図である。 （２）は内部基準パルス発生用のカウンタ、ｕＯ）は位
相制御系、（２０）はリセットパルスの形成回路、しυ
はウィンドーパルスＰνＶの形成手段、Ｃ２２）はリセ
ットパルスＰＲＲ−ＰＲＢの形成手段、（２３）はパル
ス選択手段、（ハ）はその制御手段、ＰＣＩ〜Ｐｃ３は
把１〜第３の内部基準パルスである。 代理人 伊藤 員 同 松隈秀盛
図、第２図はその動作説明に供する波形図、第３図はこ
の発明に係わるモータの位相制御回路をドラムモータの
制御系に沁ｊ用した場合の一例を示す系統図、８４．４
図はパルス形成回路の一例を示す系統図、第５図及び第
６図はそれぞれ、その動作説明に供する波形図である。 （２）は内部基準パルス発生用のカウンタ、ｕＯ）は位
相制御系、（２０）はリセットパルスの形成回路、しυ
はウィンドーパルスＰνＶの形成手段、Ｃ２２）はリセ
ットパルスＰＲＲ−ＰＲＢの形成手段、（２３）はパル
ス選択手段、（ハ）はその制御手段、ＰＣＩ〜Ｐｃ３は
把１〜第３の内部基準パルスである。 代理人 伊藤 員 同 松隈秀盛
Claims (1)
- 基準クロックを分周するカウンタと，カウンタ出力７内
部同期パルスとして使用するモータの回転位相制御系と
、上記カウンタに対するリセットパルス形成回路とヲ有
し、このリセットパルス形成回路は上記カウンタ出力に
基いて形成されろウィンドーパルスの形成手段と、この
ウィンドーパルスと外部基準信号からーこの外部基準信
号に同期した弟１のリセットパルスと、少くとも上記ウ
ィンドーパルスに同期した第２のリセットパルス２得る
リセットパルス形成手段と、上記複数のリセットパルス
乞顆択してその１つを上６１シカウンタに供給ｆ７ー．
’Ｊセットパルス選択手段と、上記外部同期信号の周期
か上記ウィンド−パルス９バルス幅以上に変動したとき
、上記第２のリセットパルス暑選択し、それ以外は第１
のリセットパルスをコ３択１−ろように上記選択手段’
ｋ 、ｔｔ＋ｌＪ御する手段から７”ｆるモータの位相
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57190188A JPH067753B2 (ja) | 1982-10-29 | 1982-10-29 | モータの位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57190188A JPH067753B2 (ja) | 1982-10-29 | 1982-10-29 | モータの位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5980177A true JPS5980177A (ja) | 1984-05-09 |
| JPH067753B2 JPH067753B2 (ja) | 1994-01-26 |
Family
ID=16253913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57190188A Expired - Lifetime JPH067753B2 (ja) | 1982-10-29 | 1982-10-29 | モータの位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067753B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5033378A (ja) * | 1973-07-30 | 1975-03-31 |
-
1982
- 1982-10-29 JP JP57190188A patent/JPH067753B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5033378A (ja) * | 1973-07-30 | 1975-03-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH067753B2 (ja) | 1994-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4259698A (en) | Speed and phase servo control apparatus | |
| US5920214A (en) | Method and apparatus for generating an eight-to-fourteen modulation data restoring clock signal | |
| US4500822A (en) | Digital capstan servo circuit | |
| JPS59198507A (ja) | プログラム可能な時間コ−ド発生回路 | |
| US5781688A (en) | Method and apparatus for reproducing a compressed digital video signal at multiple speed | |
| US4658191A (en) | Motor rotation control apparatus | |
| JP2996743B2 (ja) | 多段ｃｄプレーヤの同期方法及び装置 | |
| JPS5980177A (ja) | モ−タの位相制御回路 | |
| JPH0570982B2 (ja) | ||
| US4562394A (en) | Motor servo circuit for a magnetic recording and reproducing apparatus | |
| US3382423A (en) | Speed control servo system having rapid reduction of large order speed difference error signals | |
| JPS648951B2 (ja) | ||
| SU1210139A1 (ru) | Устройство регулировани скорости | |
| JPS60167010A (ja) | 位相制御装置 | |
| JP2593573B2 (ja) | 磁気記録再生装置のドラムサーボ回路 | |
| JPH0343839Y2 (ja) | ||
| JPS5864673A (ja) | デイスク再生装置 | |
| JPH05315945A (ja) | デジタルｐｌｌ回路 | |
| JPS6089860A (ja) | 磁気記録再生装置 | |
| JPS62136981A (ja) | モ−タの位相制御回路 | |
| KR910001298Y1 (ko) | 자동 트랙파인딩 방식의 고속 재생시 노이즈 위치 고정 회로 | |
| JPH028385B2 (ja) | ||
| JPH0767082B2 (ja) | 分周装置 | |
| JPH0131831B2 (ja) | ||
| JPS6386681A (ja) | ビデオシステム |