JPH067753B2

JPH067753B2 - モータの位相制御回路

Info

Publication number: JPH067753B2
Application number: JP57190188A
Authority: JP
Inventors: 茂田島; 浩岡田; 健次中野
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1982-10-29
Filing date: 1982-10-29
Publication date: 1994-01-26
Anticipated expiration: 2009-01-26
Also published as: JPS5980177A

Description

【発明の詳細な説明】産業上の利用分野この発明はビデオテープレコーダのドラムやキャプスタ
ン等の回転体を駆動するモータに適用して好適なモータ
の位相制御回路に関する。

背景技術とその問題点例えばドラムモータの位相制御回路においてはその記録
時、基準信号としてテレビジョン信号の垂直同期信号を
使用し、この位相にドラムモータの回転位相が一致する
ような位相制御がかけられているが、最近では基準信号
としてこの外部基準信号に代え、内部において発生させ
た基準パルスを利用するようにしているものがある。

第１図はその一例を示す系統図であつて、基準クロック
の発生源(1)よりの基準クロックが内部基準パルス発生
用のカウンタ(2)に供給され、基準クロックが所定の比
で分周される。この例では、基準クロックが1/nに分周
されて60Hzの基準パルスＰ_C1（第２図Ｂ）が形成され、
これが更に1/2の分周器(3)に供給されて基準パルスＰ
_Ｃ２（第２図Ｃ）が形成される。

カウンタ(2)は外部垂直同期パルスＶＤ（第２図Ａ）に
よつてリセットされるから、第２の基準パルスＰ_C2は、
垂直同期パルスＶＤに位相クロックされたものとなつて
出力される。垂直同期パルスＶＤに位相クロックされた
この基準パルスＰ_Ｃ２は位相制御系(10)の基準パルスと
して供給される。

位相制御系(10)は周知のように位相比較器(4)を有し、
これにはドラムモータ(5)の回転に対応して出力される
回転位相パルスＰ_Ｇが供給されて基準パルスＰ_C2との位
相が比較され、これがローパスフイルタ(6)において平
滑された後、ドライブ回路(7)に供給されてドラムモー
タ(5)の回転速度、従って回転位相が制御される。

尚、(8)はドラムモータ(5)よりその回転に同期したパル
スＰ_Ｇを得るための検出器であつて、この例ではパルス
発生器が使用される。

この構成によっても、ドラムモータ(5)の回転位相は垂
直同期パルスＶＤの位相にクロックさせることができ
る。そして、この構成によれば、垂直同期パルスＶＤが
例えば弱電界等の時に欠落しても、カウンタ(2)は60Hz
で自走しているため基準パルスＰ_C2の欠落は生じない。
従つて垂直同期パルスＶＤが欠落しても、位相制御系(1
0)の乱れは生じない。

ところが、この第１図構成のものでは、カウンタ(2)は
垂直同期パルスＶＤによつてリセツトされる構成となつ
ているために、例えばチヤンネルを切り換えたとき等に
おいても切換後のチャンネルにおける垂直同期パルスＶ
Ｄの位相にロックするような制御が行なわれる。例え
ば、第２図Ｄに示すようにチャンネルを切り換えること
によつて垂直同期パルスＶＤ自体の位相が大幅に変動し
た場合でも、この垂直同期パルスＶＤの位相にロックす
るような位相制御がなされるためにドラムモータ(5)の
回転が急激に変動してしまう。

放送局間ではそのテレビジョン信号の垂直同期パルスの
位相は規定されていないため、このように前のチャンネ
ルのテレビジョン信号とこれから受信しようとするチャ
ンネルのテレビジョン信号の各垂直同期パルスの位相が
大幅に狂つている場合もしばしば生ずるから、このよう
な場合には位相制御系(10)の位相引き込みは急激でない
方が好ましい。

発明の目的そこでこの発明ではこのように外部基準信号の位相自体
が大幅に乱れた場合でも、回転位相制御系(10)がソフト
ロックするような構成となすことにより、外部基準信号
の位相乱れに急激に追従することがないようにしたもの
である。

発明の概要そのため、この発明では、外部基準信号の位相を判別
し、チャンネル切り換え時等のように外部基準信号自体
の位相が以前と大幅に狂つている場合には、位相比較器
(4)供給する内部基準パルスの位相を変更するように構
成したものである。

実施例続いてこの発明による位相制御回路の一例を、上述した
ようにビデオテープレコーダのドラムモータの位相制御
回路に適用した場合につき、第３図以下を参照して説明
する。

この発明においては、第３図で示すように外部基準信号
たる垂直同期パルスＶＤによつて直接カウンタ(2)をリ
セットするのではなく、予め複数の、それぞれ位相の異
なるリセットパルスを形成しておき、垂直同期パルスＶ
Ｄの位相が所定量以上にずれた時には、今までとは異な
るリセットパルスによつてカウンタ(2)をリセットでき
るようにこのカウンタ(2)に対するリセットパルス形成
回路(20)を設けたものである。

なお、(9)は波形整形用の回路で、第６図の基準パルス
Ｐ_C3が出力される。

第４図はこのリセットパルス形成回路(20)の具体例であ
つて、カウンタ(2)の出力に基いて形成されるウインド
ーパルスＰ_Ｗ（第５図Ｃ）の形成手段(21)を有する。

この形成手段(21)としてこの例ではデコーダが使用さ
れ、第５図Ａ〜Ｃに示すように少なくとも垂直同期パル
スＶＤを含むようなデコード出力が利用される。この例
では、垂直同期パルスＶＤの立ち上がりから立ち下がり
の後一定期間を含むようなウインドーパルスとなるよう
なデコード出力が利用される。

このウインドーパルスＰ_Ｗと外部基準信号である垂直同
期パルスＶＤはそれぞれリセットパルス形成手段(22)に
供給されて、第５図Ｄ〜Ｆに示すように垂直同期パルス
ＶＤに同期した第１のリセットパルスＰ_ＲＲと少くとも
ウインドーパルスＰ_Ｗの立ち下りもしくは立ち上りに同
期した第２のリセットパルス、この例では立ち上り及び
立ち下りにそれぞれ同期して得られる第２及び第３のリ
セットパルスＰ_ＲＦ、Ｐ_ＲＢが形成される。

これら第１〜第３のリセットパルスＰ_RR〜Ｐ_ＲＢはリセ
ットパルスの選択手段(23)においてその１つのパルスが
選択された後カウンタ(2)のリセットパルスとして供給
される。この選択手段(23)はそれぞれ図のようなスイッ
チング手段(23R)、(23F)及び(23B)によつて構成され、こ
れらスイッチング手段(23R)〜(23B)はその制御手段(25)
によつて所望のごとく制御される。

この制御手段(25)は垂直同期パルスＶＤの周期がウイン
ドーパルスＰ_Ｗのパルス幅以上に変動した時、第２もし
くは第３のリセットパルスＰ_RF、Ｒ_RBを選択し、それ以
外は第１のリセットパルスＰ_RRを選択するような制御を
行なうものである。

そのため、この例では垂直同期パルスＶＤがウインドー
パルスＰ_Ｗのパルス幅内に有するか無いかを検出する比
較回路(26)が設けられ、垂直同期パルスＶＤがウインド
ーパルスＰ_Ｗの内部にあるときは、これより内部パルス
Ｐ_inが出力され、これによつて第１のスイッチング手段
(23R)が制御される。即ち、この内部パルスＰ_inが得ら
れている間はスイッチング手段(23R)が閉合されてカウ
ンタ(2)は第１のリセットパルスＰ_RRによつてリセット
される。従つてこの状態は従来と全く同じ位相制御状態
である。

垂直同期パルスＶＤがウインドーパルスＰ_Ｗの内部に無
いときには、比較回路(26)からは外部パルスＰ_outが出
力され、この外部パルスＰ_outが出力されたときには第
２もしくは第３のスイッチング手段(23F)、(23B)が制御
される。この場合、垂直同期パルスＶＤが垂直周期の前
半に有するか、後半に有するかによつて使用するリセッ
トパルスが相違する。

この例では、第５図Ａ、Ｂにおいて示すように垂直同期
パルスＶＤが垂直周期の後半にあるときには、第２のス
イッチング手段(23F)が閉合されて第２のリセットパル
スＰ_RFがカウンタ(2)に供給される。従つて、垂直同期
パルスＶＤが垂直周期の前半に有る場合には、第３のス
イッチング手段(23B)が制御されて、第３のリセットパ
ルスＰ_ＲＢによりカウンタ(2)がリセットされるように
構成される。

そのためこの制御手段(25)にはパルス位置判別回路(27)
が設けられている。この判別回路(27)にはカウンタ(2)
より出力された第１の基準パルスＰ_C1と垂直同期パルス
ＶＤが供給され、垂直同期パルスＶＤが第１の基準パル
スＰ_C1のうち、ハイレベルの区間にあるときには、これ
より第２のスイッチングパルスＰ_Ｆが出力され、ローレ
ベルの区間にあるときには第３のスイッチングパルスＰ
_Ｂが出力されるように構成されている。

但し、外部パルスＰ_ｏｕｔが出力されない限りこれら第
２及び第３のスイッチングパルスＰ_Ｆ、Ｐ_Ｂは出力され
ないようにコントロールされる。

従つて、チャンネルを切り換えることにより垂直同期パ
ルスＶＤの位相が例えば、第６図Ａの状態からＢの状態
になつたものとすれば、チャンネルの切り換え前では垂
直同期パルスＶＤがウインドーパルスＰ_Ｗの内部に配つ
ているので比較回路(26)からは第６図Ｅ、Ｆで示す内外
のパルスＰ_in、Ｐ_outが出力され、その結果第１のスイ
ッチング手段(23R)のみ閉合されて、第１のリセットパ
ルスＰ_RR（第６図Ｇ）によりカウンタ(2)リセットされ
ることは今まで述べた通りであるが、チャンネルを切り
換えることによつて垂直同期パルスＶＤの位相が第６図
のようにＷほどシフトするのでこの場合にはウインドー
パルスＰ_Ｗのパルス幅内には垂直同期パルスＶＤが存在
せず、従つて比較回路(26)からは外部パルスＰ_outが出
力される。

そして、この場合垂直同期パルスＶＤは第１の基準パル
スＰ_C1においてはその後半部に存在することになるの
で、この結果判別回路(27)からは第２のスイッチングパ
ルスＰ_Ｆが出力され、これにより第２のスイッチング手
段(23F)が閉合する。

ところで、ウインドーパルスＰ_Ｗは第１の基準パルスＰ
_C1の立ち上りから所定の期間、即ちＴだけ経過した時点
に得られるため、第６図の場合においても同図Ｃ、Ｄで
示すように、Ｔの期間が到来するとウインドーパルスＰ
_Ｗが発生する。その結果、リセットパルス形成手段(22)
からは第２のリセットパルスＰ_RFが得られ、これが第２
のスイッチング手段(23F)を介してカウンタ(2)にリセッ
トパルスとして供給される。

従つて、チャンネル切り換えは第１のリセットパルスＰ
_RRに代え、第２のリセットパルスＰ_RFによりカウンタ
(2)がリセッタされることになる。

ここで、チャンネル切換後の垂直同期パルスＶＤに基い
て形成される第１のリセットパルスＰ_RRによりリセット
される場合と、第２のリセットパルスＰ_ＲＦによつてリ
セットされる場合とでは、後者の方が第６図に示すよう
にＴ_１だけリセットタイミングが遅くなる。

第２のリセットパルスＰ_RFによるカウンタ(2)のリセッ
トは垂直同期パルスＶＤがウインドーパルスＰ_Ｗ内に入
るまでの間継続して行なわれる。そして、このリセット
区間IIにおいて、第２のリセットパルスＰ_RFの周期は垂
直同期パルスＶＤの周期よりもＷ_ａだけ短いので、リセ
ットタイミングの遅れは１周期ごとにＷ_ａだけ少なくな
り、第６図のようにＴ_１からＴ_４へと短縮され、第２の
リセットパルスＰ_RFの立ち上りタイミングが切換後の垂
直同期パルスＶＤの立ち下りタイミングに漸近する。

このため次の区間ＩＩＩに至ると、遂に垂直同期パルス
ＶＤがウインドーパルスＰ_Ｗのパルス幅内に存在するよ
うになる。そのためこのリセット区間ＩＩＩに至ると比
較回路(26)からは今度は内部パルスＰ_inが発生する。こ
れによつて、第２のスイッチングパルスＰ_Ｆの発生が停
止し、これに代つて内部パルスＰ_inにより第１のスイッ
チング手段(23R)が制御されるから、垂直同期パルスＶ
Ｄに基づく第１のリセットパルスＰ_RRによつてカウンタ
(2)がリセットされる。第１のリセットパルスＰ_RRは垂
直同期パルスＶＤの立ち下りに対応したパルスであるの
で、リセット区間ＩＩＩに至ることによつてチャンネ切
り換え前と同様のリセット動作が繰り返されることにな
る。

このようにチャンネル切り換え直後は垂直同期パルスＶ
Ｄの変動幅を検出し、これが所定値以上の時には第２の
リセットパルスＰ_RFによつてリセットすることにより、
ウインドーパルスＰ_Ｗの立ち上りタイミングを徐々にチ
ャンネル切り換え後の垂直同期パルスＶＤに近ずけるよ
うにし、垂直同期パルスＶＤがウインドーパルスＰ_Ｗの
パルス幅内に完全に存在することとなつた状態では通常
と同様に第１のリセットパルスＰ_RRによつて、カウンタ
(2)を制御するようにしたものである。

その結果、位相制御系(10)はチャンネル切り換えによつ
て急激な位相制御が行なわれず、ソフトロック状態とな
る。

垂直同期パルスＶＤの位相のずれが第６図の場合よりも
更に進み、第１の基準パルスＰ_C1のローレベルの期間に
あるようなときには、ウインドーパルスＰ_Ｗの立ち上り
に基く第２のリセットパルスＰ_RFよりもＰ_Ｗの立ち下り
に基いて形成された第３のリセットパルスＰ_RBに基いた
方がより早く位相ロックする。従つてこのようなときに
は判別回路(27)によつてスイッチングパルスＰ_Bにより
第３のスイッチング手段(23B)を制御すればよい。尚こ
の説明については前述と同様であるので割愛する。

上述したウインドーパルスＰ_Ｗのパルス幅は任意である
が、この幅を上述よりも更に広くすると、より一層ソフ
トロックすることになる。

この発明はキヤプスタン、その他の回転体の位相制御回
路にも適用できる。

発明の効果以上説明したこの発明の構成によれば、チャンネル切り
換え等によつて垂直同期パルスＶＤの位相が変動した場
合において、その変動幅がウインドーパルスＰ_Ｗのパル
ス幅以内である場合には、第１のリセットパルスＰ_RRに
よつてカウンタ(2)をリセットするようになし、それ以
外の場合においては垂直同期パルスＶＤの位相に応じて
第２もしくは第３のリセットパルスＰ_RF、Ｐ_RBによつて
カウンタ(2)をリセットするようにしたから、転位相制
御系(10)における内部基準パルスとしては垂直同期パル
スＶＤよりは位相の変動がゆるやかな内部基準パルスＰ
_C3が供給されるため、この内部基準パルスＰ_C3に位相ロ
ックするような閉ループ制御が行なわれる結果、転位相
制御系(10)はソフトロックする。従つて、急激な位相ロ
ックに基く諸種の影響を除去することができる。

【図面の簡単な説明】

第１図は従来のモータの位相制御回路の一例を示す系統
図、第２図はその動作説明に供する波形図、第３図はこ
の発明に係わるモータの位相制御回路をドラムモータの
制御系に適用した場合の一例を示す系統図、第４図はパ
ルス形成回路の一例を示す系統図、第５図及び第６図は
それぞれ、その動作説明に供する波形図である。 (2)は内部基準パルス発生用のカウンタ、(10)は位相制
御系、(20)はリセットパルスの形成回路、(21)はウイン
ドーパルスＰ_Ｗの形成手段、(22)はリセットパルスＰ_RR
〜Ｐ_RBの形成手段、(23)はパルス選択手段、(25)はその
制御手段、Ｐ_C1〜Ｐ_C3は第１〜第３の内部基準パルスで
ある。

フロントページの続き (72)発明者中野健次神奈川県厚木市旭町４丁目14番１号ソニ −株式会社厚木工場内 (56)参考文献特開昭54−114691（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】基準クロックを分周するカウンタ(2)と、このカウンタ(2)のカウンタ出力を内部基準パルスとし
て使用するモータ(5)の回転位相制御系(10)と、上記カウンタ(2)に対するリセットパルス形成回路(20)
とを有し、このリセットパルス形成回路(20)が、上記カウンタ出力に基づいて形成されるウインドーパル
スの形成手段(21)と、このウインドーパルスと外部垂直同期パルスから、この
外部垂直同期パルスに応じて発生される第１のリセット
パルスと、少なくとも上記ウインドーパルスに応じて該
ウインドーパルスの立ち上がり又は立ち下がりの近傍に
発生される第２及び第３のリセットパルスを得るリセッ
トパルス形成手段(22)と、上記複数のリセットパルスのうちの１つを選択して上記
カウンタ(2)に供給するリセットパルス選択手段(23)
と、上記外部垂直同期パルスが上記ウインドーパルスのパル
ス幅内に無いとき、この外部垂直同期パルスの垂直同期
の位置に応じて上記第２又は第３のリセットパルスを選
択し、それ以外は上記第１のリセットパルスを選択する
ように上記リセットパルス選択手段(23)を制御する手段
(25)とを有するモータの位相制御回路。