JPS598031A - 位相制御装置 - Google Patents
位相制御装置Info
- Publication number
- JPS598031A JPS598031A JP11581282A JP11581282A JPS598031A JP S598031 A JPS598031 A JP S598031A JP 11581282 A JP11581282 A JP 11581282A JP 11581282 A JP11581282 A JP 11581282A JP S598031 A JPS598031 A JP S598031A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- phase
- output voltage
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is AC
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only
- G05F1/45—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load
- G05F1/455—Regulating voltage or current wherein the variable actually regulated by the final control device is AC using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load with phase control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はサイリスクスタックの点弧パルスの発生装置
等に用いられる位相制御装置に関する・第１図はこの種
の位相制御装置を用いたサイリスタレオナード装置の一
例を示す回路であって、１は商用交流電源、２は上記型
／ｆｇｌの交流を全波整流するサイリスタスタックであ
って、各サイリスタ２ａないし２ｄに印加されるゲート
パルスの位相に対応した直流電圧をモータ３に供給する
。
等に用いられる位相制御装置に関する・第１図はこの種
の位相制御装置を用いたサイリスタレオナード装置の一
例を示す回路であって、１は商用交流電源、２は上記型
／ｆｇｌの交流を全波整流するサイリスタスタックであ
って、各サイリスタ２ａないし２ｄに印加されるゲート
パルスの位相に対応した直流電圧をモータ３に供給する
。
２点鎖線Ｘて囲まれた回路は位相制御装置であって、こ
の位相制御装置Ｘは交流電源】の交流波と同期した鋸歯
状波を発生する鋸歯状波発生回路Ｙと、ゲートパルス発
生回路ｌとを備えている。
の位相制御装置Ｘは交流電源】の交流波と同期した鋸歯
状波を発生する鋸歯状波発生回路Ｙと、ゲートパルス発
生回路ｌとを備えている。
５は交流電源１に接続された変圧器４の２次側出力から
直流＋２４Ｖの非安定化電源と１σ流±１５Ｖの安定化
″電源を生成する制御電源ユニットである。
直流＋２４Ｖの非安定化電源と１σ流±１５Ｖの安定化
″電源を生成する制御電源ユニットである。
鋸１湘状波発生回路Ｙにおいて、交流電源ｌに接続され
た変圧器４の２次側出力電圧は２個のダイオード６．７
によって全波整°流されさらにゼナーダイオード８によ
って波高値が制限された重圧ｖ１（第２図Ｂ）が、抵抗
器９を介して演算増幅器１０の一入力端子にＦＪＪ加さ
れる。ゼナーダイオード８は演算増幅器１０に過電圧が
印加されるのを防止する。また、演算増幅器１０の→−
入力端子には上述の＋１５Ｖの電源電圧か抵抗器１１と
抵抗器】２で分圧された電圧ｖ２か印加され、演算増幅
器１０の出力電圧Ｖ は電圧Ｖ□が電圧■２より大であ
３ るときには負の一定値になり、電圧Ｖ□が電圧ｖ２より
小であるときには正の一定値になる。電圧ｖ２が低いた
め、電圧ｖ３は交流電源電圧（第２図へ）のＯＶ付近の
短期間だけ正の一定値となる（第２図Ｃ）。この電圧ｖ
３が電界効果トランジスタ（以下Ｆ Ｅ Ｔと記す）１
３のゲートに印加され、ＦＦ、 Ｔ ３は電圧ｖ３が正
の一定値である期間だけ導通ずる（第２１図１））。
た変圧器４の２次側出力電圧は２個のダイオード６．７
によって全波整°流されさらにゼナーダイオード８によ
って波高値が制限された重圧ｖ１（第２図Ｂ）が、抵抗
器９を介して演算増幅器１０の一入力端子にＦＪＪ加さ
れる。ゼナーダイオード８は演算増幅器１０に過電圧が
印加されるのを防止する。また、演算増幅器１０の→−
入力端子には上述の＋１５Ｖの電源電圧か抵抗器１１と
抵抗器】２で分圧された電圧ｖ２か印加され、演算増幅
器１０の出力電圧Ｖ は電圧Ｖ□が電圧■２より大であ
３ るときには負の一定値になり、電圧Ｖ□が電圧ｖ２より
小であるときには正の一定値になる。電圧ｖ２が低いた
め、電圧ｖ３は交流電源電圧（第２図へ）のＯＶ付近の
短期間だけ正の一定値となる（第２図Ｃ）。この電圧ｖ
３が電界効果トランジスタ（以下Ｆ Ｅ Ｔと記す）１
３のゲートに印加され、ＦＦ、 Ｔ ３は電圧ｖ３が正
の一定値である期間だけ導通ずる（第２１図１））。
上述のＦ Ｅ −ｒ １３が導通ずる期間は、演算増幅
器１４の一入力端子と出力端子が低抵抗値である抵抗器
１５によって短絡されるので、演算増幅器】４の出力電
圧ｖ５は一１５Ｖ電源とＯｖ点との間に接続された抵抗
器】６と抵抗器１７とて分圧された約−】Ｖである電圧
ｖ４と同じ電圧になる。
器１４の一入力端子と出力端子が低抵抗値である抵抗器
１５によって短絡されるので、演算増幅器】４の出力電
圧ｖ５は一１５Ｖ電源とＯｖ点との間に接続された抵抗
器】６と抵抗器１７とて分圧された約−】Ｖである電圧
ｖ４と同じ電圧になる。
また、Ｆｌ！：Ｔ１３が非導通である期間は、演算増幅
器１４は積分器として動作し、−１５■電源によって抵
抗器１８を介してコンデンサー９が充電されることによ
る積分出力が演算増幅器１４の出力゛電圧ｖ５となる。
器１４は積分器として動作し、−１５■電源によって抵
抗器１８を介してコンデンサー９が充電されることによ
る積分出力が演算増幅器１４の出力゛電圧ｖ５となる。
すなわち、演算増幅器１４の出力電圧Ｖ５は、ＦＥＴ’
１３が導通ずる交流電源電圧の０■付近で−ＩＶになり
、交流電源電圧のＯＶ付近′以外のＦＥＴ］３か非導通
である期間に抵抗器】８の抵抗値とコンデンサ】９の静
電答吊値で定まる割合で一１■から上Ｅし、交流電／ｆ
ｇ、電圧のｏ 、ｖ （１近でＦＥＴ１３か導通ずると
コンデンサ１９を放電して再び一１ｖに立ち■がるとい
う動作を繰り返えして、第２図Ｅに示すように交流電源
１の電圧波に同期した鋸歯状波ｖ５を発生する。
１３が導通ずる交流電源電圧の０■付近で−ＩＶになり
、交流電源電圧のＯＶ付近′以外のＦＥＴ］３か非導通
である期間に抵抗器】８の抵抗値とコンデンサ】９の静
電答吊値で定まる割合で一１■から上Ｅし、交流電／ｆ
ｇ、電圧のｏ 、ｖ （１近でＦＥＴ１３か導通ずると
コンデンサ１９を放電して再び一１ｖに立ち■がるとい
う動作を繰り返えして、第２図Ｅに示すように交流電源
１の電圧波に同期した鋸歯状波ｖ５を発生する。
次に点弧パルス発生回路Ｚにおいて、比較器として動作
する演算増、隔器２０の十入力端子には、上述の鋸歯状
波ｖ５が印加さ゛れる。演算増幅器２０の一入力端子に
は点弧パルスの位相設定用の可変抵抗器２］か接続され
、この５■変抵抗器２１の一方の端子にはＲｉｆｆユニ
ット５の＋１５Ｖの定心圧を出力する端子５−１に接続
されている。この構成において、演球増幅器２０の一入
力端了に印加される電圧Ｖ６が演算増幅器２０の十入力
端子に印加される電圧ｖ５より小であると、演算増幅器
２０の出力電圧ｖ７は正の一定値になり、′慮圧ｖ６が
電圧ｖ５より大であると負の一定値になる（第２図Ｆ）
。演算増幅器２ｏの十入力端子に印加される電圧ｖ５が
鋸歯状波であるので、可変抵抗器２１によって演算増幅
器２ｏの一入力端子に印加される電圧ｖ６を大きくする
と、電圧ｖ５が電圧ｖ６より大である期間が短くなり、
演算増幅器２゜の出力電圧が負の一定値である期間すな
わち交流電源電圧のＯＶ付近で正の一定値から負の一定
値に反転して次に負の一定値から正の一定値に反転する
までの期間Ａが長くなる。また、電圧ｖ６を小さくする
と、上述の期間Ａは短くなる。演算項１陥器２０の出力
電圧ｖ７が負の一定値から正の一定値に反転する時に、
コンデンサ２２と抵抗器２３とからなる微分回路に微分
゛直流が流れ、トランジスタ２４のベースにパルス状の
電圧ｖ８ （第２図Ｇ）が印加され、トランジスタ２４
はこの電圧ｖ８が印加される短期間導通する（第２図１
１）。トランジスタ２４が導通すると、＋２４ｖ電源か
ら抵抗２５を介してトランジスタ２４のコレクタに接続
されたパルストランス２６の１次側に微分電流が流れ、
このパルストランス２６の２次側にパルスが発生する。
する演算増、隔器２０の十入力端子には、上述の鋸歯状
波ｖ５が印加さ゛れる。演算増幅器２０の一入力端子に
は点弧パルスの位相設定用の可変抵抗器２］か接続され
、この５■変抵抗器２１の一方の端子にはＲｉｆｆユニ
ット５の＋１５Ｖの定心圧を出力する端子５−１に接続
されている。この構成において、演球増幅器２０の一入
力端了に印加される電圧Ｖ６が演算増幅器２０の十入力
端子に印加される電圧ｖ５より小であると、演算増幅器
２０の出力電圧ｖ７は正の一定値になり、′慮圧ｖ６が
電圧ｖ５より大であると負の一定値になる（第２図Ｆ）
。演算増幅器２ｏの十入力端子に印加される電圧ｖ５が
鋸歯状波であるので、可変抵抗器２１によって演算増幅
器２ｏの一入力端子に印加される電圧ｖ６を大きくする
と、電圧ｖ５が電圧ｖ６より大である期間が短くなり、
演算増幅器２゜の出力電圧が負の一定値である期間すな
わち交流電源電圧のＯＶ付近で正の一定値から負の一定
値に反転して次に負の一定値から正の一定値に反転する
までの期間Ａが長くなる。また、電圧ｖ６を小さくする
と、上述の期間Ａは短くなる。演算項１陥器２０の出力
電圧ｖ７が負の一定値から正の一定値に反転する時に、
コンデンサ２２と抵抗器２３とからなる微分回路に微分
゛直流が流れ、トランジスタ２４のベースにパルス状の
電圧ｖ８ （第２図Ｇ）が印加され、トランジスタ２４
はこの電圧ｖ８が印加される短期間導通する（第２図１
１）。トランジスタ２４が導通すると、＋２４ｖ電源か
ら抵抗２５を介してトランジスタ２４のコレクタに接続
されたパルストランス２６の１次側に微分電流が流れ、
このパルストランス２６の２次側にパルスが発生する。
このパルストランス２６に発生シた点弧パルスが、サイ
リスタスタック２のゲート回路に印加され、サイリスク
の点弧か行なわれる。
リスタスタック２のゲート回路に印加され、サイリスク
の点弧か行なわれる。
上述の点弧パルスの発生する位相は”Ｉｆ抵抗器２１の
設定値を変えて、演算増幅器２０への入力電圧を変更す
ることによって随意に制御することができ、これによっ
て、サイリスクスタック２から生じる直流電圧か制御さ
れる。しかるに」二連の従来の位相制御装置においては
、可変抵抗器２１は安定化電源に接続されているので、
該可変抵抗器２１の設定値が一定である限り交流電源】
の増圧変動が生じても電圧ｖ６は一定てあり、サイリス
クスタックに印加される点弧パルスの位相遅れ角αは不
変である。このため、電源電圧の変動によってサイリス
クスタックの出力電圧が変動する。
設定値を変えて、演算増幅器２０への入力電圧を変更す
ることによって随意に制御することができ、これによっ
て、サイリスクスタック２から生じる直流電圧か制御さ
れる。しかるに」二連の従来の位相制御装置においては
、可変抵抗器２１は安定化電源に接続されているので、
該可変抵抗器２１の設定値が一定である限り交流電源】
の増圧変動が生じても電圧ｖ６は一定てあり、サイリス
クスタックに印加される点弧パルスの位相遅れ角αは不
変である。このため、電源電圧の変動によってサイリス
クスタックの出力電圧が変動する。
この電源電圧の変動によるサイリスタスタックの出力電
圧の変動を数値例にもとづいて説明する。
圧の変動を数値例にもとづいて説明する。
交流電源電圧をＶａｃ、サイリスタスタック出力電圧を
Ｖｄｃ、 サイリスクスタック出力電圧の位相遅れ角
をαとすると、次式によってサイリスクスタック出力電
圧Ｖｄｃか求められる。
Ｖｄｃ、 サイリスクスタック出力電圧の位相遅れ角
をαとすると、次式によってサイリスクスタック出力電
圧Ｖｄｃか求められる。
この場合、交流ＡＩ＃ｉ−圧を２００ｖ、位相遅れ角α
を５０°とすると、サイリスクスタック七ノ電圧Ｖｄｃ
＝ ２（１０ｘＯ，９ｘ ＝１４７．
９ Ｖである。ここで、交流電源゛電圧が＋１０％だけ
変動すると、サイリスクスタック出力電圧は、ゝ・
２ また、交流゛電源電圧が一１０％だけ変動すると、＝１
３３．ＩＶ この様に、従来においては、位相遅れ角が固定されてい
るので、電源電圧が変動すると、サイリスタスタック出
力電圧が影響を受けて大きく変動するという問題点を有
していた。
を５０°とすると、サイリスクスタック七ノ電圧Ｖｄｃ
＝ ２（１０ｘＯ，９ｘ ＝１４７．
９ Ｖである。ここで、交流電源゛電圧が＋１０％だけ
変動すると、サイリスクスタック出力電圧は、ゝ・
２ また、交流゛電源電圧が一１０％だけ変動すると、＝１
３３．ＩＶ この様に、従来においては、位相遅れ角が固定されてい
るので、電源電圧が変動すると、サイリスタスタック出
力電圧が影響を受けて大きく変動するという問題点を有
していた。
本発明は」二記問題点に鑑みてなされたものであり、そ
の目的は、電源電圧の変動に応じてサイリスクの点弧角
を制御するようにして、電源電圧の変動によるサイリス
クスタックの出力電圧の変動を小さく抑えるようにした
位相制御装置を提供することである。
の目的は、電源電圧の変動に応じてサイリスクの点弧角
を制御するようにして、電源電圧の変動によるサイリス
クスタックの出力電圧の変動を小さく抑えるようにした
位相制御装置を提供することである。
以下、本発明の二実施例について図面にもとづいて説明
する。なお、第１図と同じ部分には同一の符号を付した
。
する。なお、第１図と同じ部分には同一の符号を付した
。
第３図に示すように、サイリスタの点弧パルスの発生位
相を制御する可変抵抗器２１の一端は」−述の制御電源
ユニット５の非安定化電源重圧＋２４Ｖの出力端子５−
２にゼナーダイオード２７を介して接続される。この出
力端子５−２の出力電圧は交流電源１の電圧に比例して
変化する。この可変抵抗器２１の可動側端子が上述の演
算増幅器２０の一入力端子に接続される。
相を制御する可変抵抗器２１の一端は」−述の制御電源
ユニット５の非安定化電源重圧＋２４Ｖの出力端子５−
２にゼナーダイオード２７を介して接続される。この出
力端子５−２の出力電圧は交流電源１の電圧に比例して
変化する。この可変抵抗器２１の可動側端子が上述の演
算増幅器２０の一入力端子に接続される。
上述の構成によって、交流電源］の市川が変動すると、
電源ユニット５の非安定化電源＋２４Ｖが交流電源電圧
の変動に比例して変動するので、可変抵抗器２１の出力
電圧■６もこの交流電源電圧の変動に比例して変化する
。例えば、交流電源電圧が高くなると、この電源電圧の
変動量に比例して電圧ｖ６が高くなるので、上述の期間
Ａが長くなり）したがって、点弧パルス発生回路Ｚから
生じる点弧パルスの交流電源に対する位相遅れ角か大き
くなって、サイリスタスタックの出力電圧の上昇が抑え
られる。また、交流′電源電圧が低くなると、この電源
電圧の変動紙に比例して電圧ｖ６が低くなるので、上述
の期間Ａか短くなり、したがって、点弧パルスの位相遅
れ角が小さくなり、・Ｎ サイリスクの点弧角が小さくなって、サイリスクスタッ
クの出力電圧の低下が抑えられる。なお、ゼナーダイオ
−１！２７は、非安定化電７１ＪｊＡ ’４圧＋２４■
て直接に可変抵抗器２１の出力電圧■６を補償する場合
に比べて、補償の比率を高めるために設けられる。
電源ユニット５の非安定化電源＋２４Ｖが交流電源電圧
の変動に比例して変動するので、可変抵抗器２１の出力
電圧■６もこの交流電源電圧の変動に比例して変化する
。例えば、交流電源電圧が高くなると、この電源電圧の
変動量に比例して電圧ｖ６が高くなるので、上述の期間
Ａが長くなり）したがって、点弧パルス発生回路Ｚから
生じる点弧パルスの交流電源に対する位相遅れ角か大き
くなって、サイリスタスタックの出力電圧の上昇が抑え
られる。また、交流′電源電圧が低くなると、この電源
電圧の変動紙に比例して電圧ｖ６が低くなるので、上述
の期間Ａか短くなり、したがって、点弧パルスの位相遅
れ角が小さくなり、・Ｎ サイリスクの点弧角が小さくなって、サイリスクスタッ
クの出力電圧の低下が抑えられる。なお、ゼナーダイオ
−１！２７は、非安定化電７１ＪｊＡ ’４圧＋２４■
て直接に可変抵抗器２１の出力電圧■６を補償する場合
に比べて、補償の比率を高めるために設けられる。
次に、本発明による位相制御装置における電源△
交流電源電圧をＶａｃ 、 サイリスタスタック出力
電圧をＶ ｄ Ｃ％ サイリスクスタック出力電圧の
位相遅れ角をαとする。交流′電源電圧が２００Ｖの場
合、位相遅れ角αを設定する可変抵抗器２１の出力電圧
■６と位相遅れ角αとは第４図に示すような比例関係に
あり、例えは、位相遅れ角αを５００とすると、電圧■
６は ｖ６−５００／２０°ｘ１ｖ＝２，５ｖである。また、
ゼナーダイオード′２７のセナー喧圧が７■であると、
可変抵抗器２１の分圧係数■（は、 ２．５■ である。ここで、交流型）原電圧を２００〜７１位相遅
れ角αを５０°とすると、サイリスクスタック出力電圧
Ｖｄｃは、前述の式から、 ｌ−１−ＣＯ５５０’ Ｖｄｃ＝２００ｘＯ，９ｘ−＝１４７．９ Ｖである。
電圧をＶ ｄ Ｃ％ サイリスクスタック出力電圧の
位相遅れ角をαとする。交流′電源電圧が２００Ｖの場
合、位相遅れ角αを設定する可変抵抗器２１の出力電圧
■６と位相遅れ角αとは第４図に示すような比例関係に
あり、例えは、位相遅れ角αを５００とすると、電圧■
６は ｖ６−５００／２０°ｘ１ｖ＝２，５ｖである。また、
ゼナーダイオード′２７のセナー喧圧が７■であると、
可変抵抗器２１の分圧係数■（は、 ２．５■ である。ここで、交流型）原電圧を２００〜７１位相遅
れ角αを５０°とすると、サイリスクスタック出力電圧
Ｖｄｃは、前述の式から、 ｌ−１−ＣＯ５５０’ Ｖｄｃ＝２００ｘＯ，９ｘ−＝１４７．９ Ｖである。
いま、交流電源電圧が＋１０％だけ変動すると、可変抵
抗器２】の出力電圧ｖ６は、ｂ、ｄ てあり、位相遅れ角αは第４図に示す関係から、１■ である。したかつて、サイリスタスタック出力電圧Ｖｄ
ｃは、 ＝１５２．９Ｖ である。すなわち、交流電源電圧か＋１０％変動１ したときのサイリスクスタック出力電圧の変動幅が前述
の従来の場合より小さい。また、交流電源電圧か一１０
％だけ変動すると、可変抵抗器２１の出力電圧ｖ６は、 ２４ＶＸ０．９−７Ｖ Ｖ６＝ ＝２．１５Ｖ ６．８ てあり、位相遅れ角αは第４図に示す関係から、２．１
５ Ｖ ｖ である。したがって、サイリスクスタック出力電圧Ｖｄ
ｃは、 ＝１４０ Ｖ である。すなわち、交流電源電圧か一１０％変動したと
きのサイリスクスタック出ノＪ電圧の変動幅が前述の従
来の場合より小さい。
抗器２】の出力電圧ｖ６は、ｂ、ｄ てあり、位相遅れ角αは第４図に示す関係から、１■ である。したかつて、サイリスタスタック出力電圧Ｖｄ
ｃは、 ＝１５２．９Ｖ である。すなわち、交流電源電圧か＋１０％変動１ したときのサイリスクスタック出力電圧の変動幅が前述
の従来の場合より小さい。また、交流電源電圧か一１０
％だけ変動すると、可変抵抗器２１の出力電圧ｖ６は、 ２４ＶＸ０．９−７Ｖ Ｖ６＝ ＝２．１５Ｖ ６．８ てあり、位相遅れ角αは第４図に示す関係から、２．１
５ Ｖ ｖ である。したがって、サイリスクスタック出力電圧Ｖｄ
ｃは、 ＝１４０ Ｖ である。すなわち、交流電源電圧か一１０％変動したと
きのサイリスクスタック出ノＪ電圧の変動幅が前述の従
来の場合より小さい。
以上説明したように、本発明の位相制御１装置において
は、サイリスクに供給する点弧パルスの位相角の設定器
に供給する電圧°をサイリスクスタックに供給する交流
電源の電圧変動に応して変化するようにしたから、交流
電源の電圧変動に応してサイリスクスタックの各サイリ
スクの点弧角も交流電源の電圧変動に応して変化し、こ
れによってサイリスクスタックの出力電圧の変動を軽減
できる。したがって、例えはサイリスクレオナード装置
における電圧変動を防止し、電動機速度を安定化できる
。
は、サイリスクに供給する点弧パルスの位相角の設定器
に供給する電圧°をサイリスクスタックに供給する交流
電源の電圧変動に応して変化するようにしたから、交流
電源の電圧変動に応してサイリスクスタックの各サイリ
スクの点弧角も交流電源の電圧変動に応して変化し、こ
れによってサイリスクスタックの出力電圧の変動を軽減
できる。したがって、例えはサイリスクレオナード装置
における電圧変動を防止し、電動機速度を安定化できる
。
第１図は従来の位相制御装置の回路図、第２図は第１図
の回路の要部の波形図、第３図は本発明の位相制御装置
の一実施例を示す回路図、第４図はサイリスクスタック
の出力周波数対出力電圧特性を示すグラフである。 １・・・交流電源、２・・・サイリスタスタック、３・
・・モータ、訃・・制御電源ユニット、２０・・・演算
増幅器、２】・・・可変抵抗器、２２・・・コンデンサ
、２３・・・抵抗器、２４・・・トランジスタ、２５・
・・抵抗器、２６・・・パルストランス、２７・・・ゼ
ナーダイオード。 特ＴＩ出願人 富士電機製造株式会社
の回路の要部の波形図、第３図は本発明の位相制御装置
の一実施例を示す回路図、第４図はサイリスクスタック
の出力周波数対出力電圧特性を示すグラフである。 １・・・交流電源、２・・・サイリスタスタック、３・
・・モータ、訃・・制御電源ユニット、２０・・・演算
増幅器、２】・・・可変抵抗器、２２・・・コンデンサ
、２３・・・抵抗器、２４・・・トランジスタ、２５・
・・抵抗器、２６・・・パルストランス、２７・・・ゼ
ナーダイオード。 特ＴＩ出願人 富士電機製造株式会社
Claims (1)
- （１）交流７９１’ｌｄが印加されるサイリスクスタッ
クの各サイリスクに供給する点弧パルスの位相を制御す
る位相制御装置において、上記交流電源の電圧変動に対
応して変動する電圧を生じる電圧源と接続され、電源電
圧変動に対応して出力電圧が変動するようにした位相設
定手段と、位相設定手段の出力電圧に応じた位相の点弧
パルスを発生する点弧パルス発生手段とを備えたことを
特徴とする位相制御装置。 ｔ
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11581282A JPS598031A (ja) | 1982-07-03 | 1982-07-03 | 位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11581282A JPS598031A (ja) | 1982-07-03 | 1982-07-03 | 位相制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS598031A true JPS598031A (ja) | 1984-01-17 |
Family
ID=14671703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11581282A Pending JPS598031A (ja) | 1982-07-03 | 1982-07-03 | 位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598031A (ja) |
-
1982
- 1982-07-03 JP JP11581282A patent/JPS598031A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4124884A (en) | DC to DC converter with regulated input impedance | |
| EP0129181A2 (en) | DC-DC converter | |
| US4763061A (en) | Primary switched-mode DC-DC converter with summed input current and input voltage responsive control | |
| US4453206A (en) | Switching-mode power supply regulator | |
| JPH036718U (ja) | ||
| US4017782A (en) | DC-DC converter | |
| US4267500A (en) | Control cooling means | |
| JPH0746834A (ja) | 電源装置 | |
| US4839915A (en) | Inverter type X-ray apparatus | |
| US5239453A (en) | DC to DC converter employing a free-running single stage blocking oscillator | |
| US4739463A (en) | High voltage source providing continuously regulated output voltage, preferably for supplying low-power ion and electron beam machining and evaporating apparatuses | |
| JPH10293617A (ja) | 定電圧電源装置及び突入電流防止回路 | |
| US3938015A (en) | SCR motor voltage controller | |
| US6473322B2 (en) | AC-DC converter | |
| JPH0314952Y2 (ja) | ||
| JPS62135259A (ja) | 高電圧発生装置用電力調整装置 | |
| JPS5917869A (ja) | 高圧安定化電源 | |
| JPH0371180B2 (ja) | ||
| JPH0347067B2 (ja) | ||
| SU997009A1 (ru) | Система автоматического регулировани высокого напр жени | |
| KR800000952B1 (ko) | 직류 변환기 | |
| JPS60250599A (ja) | フリツカ−フリ−型放電灯点灯装置 | |
| JPS5923650B2 (ja) | ライン形パルス変調器 | |
| SU1166083A1 (ru) | Устройство дл питани нагрузки | |
| JPS642546Y2 (ja) |